DS90CR483A/DS90CR484A：高速LVDS通道链路收发器的卓越之选

在如今的电子设计领域，高速数据传输与可靠信号处理是众多项目的核心需求。德州仪器（TI）的DS90CR483A/DS90CR484A 48位LVDS通道链路收发器（SER/DES）凭借其出色的性能与特性，成为众多工程师的理想之选。今天，我们就来深入了解这款芯片的方方面面。

文件下载：ds90cr484a.pdf

芯片概述

DS90CR483A作为发射器，可将48位的CMOS/TTL数据转换为8个LVDS（低电压差分信号）数据流，并通过第9个LVDS链路并行传输锁相的发送时钟。而DS90CR484A作为接收器，则能将LVDS数据流转换回48位的CMOS/TTL数据。在112MHz的发送时钟频率下，每个LVDS数据通道的传输速率可达672Mbps，总数据吞吐量高达5.38Gbit/s（672Mbytes/s）。这种数据复用方式大幅减少了电缆使用，传统的长距离并行单端总线通常需要为每个有效信号配备一根地线，而使用这款芯片，仅需19根导体（8对数据线、1对时钟线和至少1根地线），电缆宽度减少了80%，不仅节省了系统成本，还减小了连接器的物理尺寸和成本，同时降低了屏蔽要求。

芯片特性亮点

高带宽与宽时钟支持

芯片支持最高5.38Gbits/sec的带宽，输入时钟范围为33MHz至112MHz，能够满足多种高速数据传输需求。

电缆优化特性

• 预加重技术：通过在数据转换期间提供额外的输出电流，有效减少电缆负载效应。预加重强度可通过“PRE”引脚的直流电压电平设置，从0.75V到Vcc，电压越高，动态电流越大。不过，设置不当可能会产生过量噪声并增加功耗，对于长度小于2米的电缆，通常无需预加重。
• 直流平衡传输：在每个LVDS数据信号线上额外传输一个直流平衡位（DCBAL），通过选择性地发送未修改或反转的数据，最小化信号线上的短期和长期直流偏置，减少符号间干扰（ISI），特别适用于长度大于5米的长电缆应用。
• 电缆去斜功能：仅在直流平衡模式（BAL = high on DS90CR483A）下支持，可消除高达±1 LVDS数据位时间的电缆对间偏斜（在时钟速率高达80 MHz时）。但需要注意的是，去斜操作有一定的条件和步骤要求，如发送器的“DS_OPT”引脚必须至少在四个时钟周期内保持低电平。

其他特性

• 低抖动处理：发射器能够有效抑制输入时钟的周期抖动，输出的周期抖动小于100ps，提高了数据采样的准确性。
• 引脚特性：TxIN和控制输入引脚具有5V容差，引脚布局采用直通式设计，便于PCB设计。
• 电源与封装：采用+3.3V电源供电，两款器件均提供100引脚的TQFP封装。

电气特性与参数

芯片的电气特性涵盖了CMOS/TTL直流规格、LVDS驱动器直流规格、LVDS接收器直流规格、发射器电源电流、接收器电源电流等多个方面。例如，在CMOS/TTL直流规格中，高电平输入电压（VIH）最小值为2.0V，低电平输入电压（VIL）最大值为0.8V；在LVDS驱动器直流规格中，差分输出电压（Vool）在RL = 100Ω时，典型值为345mV。这些参数为工程师在设计电路时提供了精确的参考依据。

芯片应用要点

时钟抖动处理

发射器对输入时钟的周期抖动有很好的抑制能力，但为了进一步减少输出抖动，应尽量减少电源噪声，并使用低抖动的时钟源。同时，发射器输入时钟的下降沿是关键边缘，会被PLL电路使用。

接收器偏斜余量

• RSKM（无去斜接收器偏斜余量）：它是发射器脉冲位置和接收器选通窗口之间的差值，必须大于互连偏斜、LVDS源时钟抖动（TJCC）和ISI（如果有）的总和。
• RSKMD（有去斜接收器偏斜余量）：适用于启用DS90CR484A去斜功能的情况，是接收器选通窗口和理想脉冲位置之间的差值，必须大于发射器脉冲位置变化、LVDS源时钟抖动（TJCC）和ISI（如果有）的总和。在使用去斜功能时，RSKMD为TBIT的25%。

电源管理

发射器和接收器都具备电源关断功能，当电源关断引脚（PD）被激活时，通过电源引脚的电流消耗会最小化，PLL电路会关闭。发射器在电源关断模式下输出处于三态，接收器输出则被强制为低电平。

配置与连接

• 点到点配置：发射器通常连接到单个接收器负载，这是最常见的配置方式。
• 多接收器负载：在满足一定限制条件下，也可以驱动多个接收器负载。但只有最后一个接收器应在差分对上提供终端电阻，中间接收器不能对信号造成过大负载，且从线路到接收器输入的支线长度应尽量短。

电缆终端

为了确保芯片正常工作，需要在接收器输入端附近放置一个等于传输介质差分阻抗的终端电阻，一般取值在90至132欧姆之间，对于标准的100欧姆双绞线电缆，通常使用100欧姆的终端电阻。

不同应用场景配置

• 背板应用：在差分线路阻抗为100Ω的背板应用中，可通过走线布局控制差分线对间的偏斜。发送器的“DS_OPT”引脚可设置为高电平，对于短PCB距离走线，通常不需要预加重，“PRE”引脚可留空。
• 电缆互连应用：在需要长电缆驱动能力的应用中，可充分利用芯片的直流平衡数据传输和预加重功能，以实现更长的电缆传输距离。根据时钟速率和传输介质，还可考虑使用电缆去斜功能。

芯片引脚说明

DS90CR483A引脚

包括TTL电平输入（TxIN）、LVDS差分数据输出（TxOUTP、TxOUTM）、TTL电平时钟输入（TxCLKIN）、LVDS差分时钟输出（TxCLKP、TxCLKM）等，每个引脚都有其特定的功能和使用要求。例如，PLLSEL引脚可用于选择PLL的工作范围，PRE引脚用于设置预加重电平，DS_OPT引脚用于触发电缆去斜操作，BAL引脚用于启用或禁用直流平衡功能。

DS90CR484A引脚

包含LVDS差分数据输入（RxINP、RxINM）、TTL电平数据输出（RxOUT）、LVDS差分时钟输入（RxCLKP、RxCLKM）、TTL电平时钟输出（RxCLKOUT）等。其中，DESKEW引脚用于启用或禁用去斜/过采样功能，PD引脚用于控制接收器的电源关断状态。

总结与思考

DS90CR483A/DS90CR484A芯片在高速数据传输和电缆优化方面表现出色，为电子工程师提供了强大的工具。但在实际应用中，我们也需要根据具体的项目需求和应用场景，合理配置芯片的各项参数和功能，充分发挥其优势。大家在使用这款芯片的过程中，有没有遇到过什么特别的问题或者有什么独特的应用经验呢？欢迎在评论区分享交流。