0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

格芯搁置7纳米FinFET项目!是技术的羁绊,还是成本的考量?

0BFC_eet_china 来源:未知 作者:李倩 2018-08-31 16:18 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

格芯(GLOBALFOUNDRIES)今天发布新闻稿,宣布其转型的重要一步。继今年初汤姆·嘉菲尔德(Tom Caulfield)接任首席执行官后,格芯正在重塑其技术组合,依照嘉菲尔德所阐述的战略方向,重点关注为高增长市场中的客户提供真正的差异化产品。

搁置7纳米 FinFET项目

文中称,格芯正在重新部署具备领先优势的FinFET发展路线图,以服务未来几年采用该技术的下一波客户。公司将相应优化开发资源,让14/12纳米 FinFET平台更为这些客户所用,提供包括射频嵌入式存储器和低功耗等一系列创新IP及功能。

为支持此次战略调整,格芯将搁置7纳米 FinFET项目,并调整相应研发团队来支持强化的产品组合方案。在裁减相关人员的同时,一大部分顶尖技术人员将被部署到14/12纳米FinFET衍生产品和其他差异化产品的工作上。

熟悉格芯产品路线的人应该知道,在2017年6月中旬,格芯宣布他们的7纳米FinFET技术测试良率已经达到65%,将于2018年上半年推出第一批客户产品,并将于2018年下半年实现量产。

格芯官方网站的新闻稿截图

“客户对半导体的需求从未如此高涨,并要求我们在实现未来技术创新方面发挥越来越大的作用”。对于这个决定,格芯的信任CEO嘉菲尔德表示,“今天,绝大多数无晶圆厂客户都希望从每一代技术中获得更多价值,以充分利用设计每个技术节点所需的大量投资。从本质上讲,这些节点正在向为多个应用领域提供服务的设计平台过渡,从而为每个节点提供更长的使用寿命。这一行业动态导致设计范围到达摩尔定律外部界限的无晶圆厂客户越来越少。我们正重组我们的资源来转变业务重心,加倍投资整个产品组合中的差异化技术,有针对性的服务不断增长的细分市场中的客户。”

嘉菲尔德在今年接受《EETimes》采访时表示,目前格芯最需要的就是新发展机会。虽然格芯是全世界市占率仅次台积电的半导体代工厂商,但整体来说营运却谈不上多成功,技术上相较台积电、三星落后许多,放弃了自家研发的 14 纳米 XM 技 术,改用三星 14 纳米工艺全套授权,才较稳定提供 AMD 及其他客户 14 纳米工艺产能,整体获利情况不佳,也是格芯当前亟需改变的地方。

是技术的羁绊,还是成本的考量?

2016年9月,格芯曾宣布将充分利用其在高性能芯片制造中的技术积淀,来研发自己7纳米FinFET技术的计划,该技术于2016年初2月8日在Fab 8晶圆厂中开始生产。当时格芯表示,还将持续投资下一代技术节点的研究与开发。

通过与合作伙伴IBM和三星的密切合作,2015年格芯便宣布推出7纳米测试芯片。据官方报道,为了加快7LP的量产进程,格芯还在2017年下半年首次购进两个超紫外光(EUV)光刻工具,此后,格芯还于去年中宣布推出业内首款基于硅纳米片晶体管的5纳米样片。

但格芯CTO兼全球研发高级副总裁Gary Patton 曾透露,在EUV 技术上,格芯的7 纳米工艺确实面临很多挑战,包括如何进一步提升良率、光罩防尘膜瑕疵等问题,必须努力克服才能投入大规模量产,目标是将良率提高到95%。如今项目的搁置或许也有技术方面的原因。

格芯并不是首家放弃追求7纳米工艺的晶圆代工厂商,***财经媒体《财讯》今年早些时候在采访联华电子(UMC)总经理王石时,得知他们将“不再投资 12 纳米以下的先进工艺”,原因是一直在追赶最先进的工艺,会导致投资成本越来越高,而且还只能跟在台积电后面。

后续重点关注ASIC和FDX业务

此外,为了更好地施展格芯在ASIC设计和IP方面的强大背景和重大投资,公司正在建立独立于晶圆代工业务外的ASIC业务全资子公司。相关的ASIC业务需要持续使用最先进的技术。该独立ASIC实体将为客户提供7纳米及以下的晶圆代工替代选项,让ASIC业务部与更广泛的客户展开合作,特别是日益增多的系统公司,他们需要ASIC服务同时生产规模需求无法仅由格芯提供。

其实相较于FinFET,格芯一直以来都是FD-SOI的坚定支持者,不单因为FD-SOI的光罩成本较FinFET工艺低30%,而且还具有低功耗和支持RF的优点。所以不排除格芯搁置7纳米FinFET,是为了把更多精力放在FD-SOI上。

格芯也在新闻稿中称,正在加强投资具有明显差异化、为客户增加真正价值的领域,着重投资能在其产品组合中提供丰富功能的产品。包括继续侧重于FDX™平台、射频产品(包括RF SOI和高性能锗硅)和模拟/混合信号,以及满足越来越多低功耗、实时连接、车载设计需求的其他技术。

“减轻前沿技术领域的投资负担将使格芯能够对物联网IoT5G行业和汽车等快速增长市场中对大多数芯片设计员真正重要的技术进行更有针对性的投资,” Gartner研发副总裁Samuel Wang,先生表示,“虽然最先进技术往往会占据大多数的热搜头条位置,但鲜少有客户能够承担为实现7纳米及更高精度所需的成本和代价。14纳米及以上技术将在未来许多年继续成为芯片代工业务的重要需求及驱动因素。这些领域将有极大的创新空间,可以助力下一轮科技发展狂潮。”

后记

目前,7纳米工艺领域的晶圆代工玩家只剩下台积电、三星和还在10纳米量产时间点上挣扎英特尔,不过英特尔一直强调,他们对于工艺节点的定位更加严格,其10纳米工艺甚至比台积电和三星自称的7纳米要好。

而对于他们的客户——无晶圆厂芯片设计公司来说,能负担得起7纳米工艺代工费的也不算多,除了手机SoC厂商高通海思、苹果、联发科以外,还有老牌半导体巨额英特尔、英伟达、三星、AMD等等。但是在用7纳米做这些芯片之前,代工厂们会选择一些又土豪、产品又好做的厂商来验证他们的7纳米工艺,比如以前的FPGA,和今年的矿机ASIC。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 纳米
    +关注

    关注

    2

    文章

    731

    浏览量

    42693
  • FinFET
    +关注

    关注

    12

    文章

    262

    浏览量

    92407

原文标题:重磅!格芯宣布搁置7纳米FinFET项目

文章出处:【微信号:eet-china,微信公众号:电子工程专辑】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    7nm FinFET 工艺:局部版图效应 LLE 标准化实测体系全解析

    在本系列上篇中,我们阐述了核心技术难题:先进CMOS工艺制程下,晶体管性能不再仅由标称尺寸决定,周边版图布局成为关键影响因素。(当版图成为器件物理:深纳米时代,应力相关LLE如何重塑先进CMOS技术
    的头像 发表于 05-09 10:09 154次阅读
    <b class='flag-5'>7</b>nm <b class='flag-5'>FinFET</b> 工艺:局部版图效应 LLE 标准化实测体系全解析

    FDD7N20TM N - 通道UniFET™ MOSFET技术解析及应用考量

    FDD7N20TM N - 通道UniFET™ MOSFET技术解析及应用考量 大家好,作为电子工程师,在日常的硬件设计开发中,MOSFET是我们经常会用到的关键元件之一。今天我要和大家详细探讨一款
    的头像 发表于 04-17 15:45 210次阅读

    纳米AZO

    ITO的相关性能,可广泛用于透明隔热膜,透明导电膜及IT行业的各种透明电极上,相对ITO相比,具有价格便宜等优点。技术指标: 产品名称 纳米AZ0 型号JH-AZ0 外观白色粉末 组分Zn0
    发表于 03-23 13:22

    科技全资子公司领晶量子再次增资泓后量子

    近日,国科技全资子公司上海领晶量子科技有限公司再次增资上海泓后量子科技有限公司(以下简称“泓后量子”);三轮投资过后,国科技以740万元投资总额合计持有13.53%的股权。国
    的头像 发表于 03-09 11:17 607次阅读

    重磅研究:7nm FinFET 性能优化的隐藏密码 —— 栅极与鳍片间距调控

    Gate和FinSpaceVariation对应力调制及FinFET性能的影响随着半导体工艺持续向先进节点演进,图形化工艺偏差引发的细微效应已成为器件性能优化的核心考量要素。普迪飞
    的头像 发表于 02-05 16:22 1549次阅读
    重磅研究:<b class='flag-5'>7</b>nm <b class='flag-5'>FinFET</b> 性能优化的隐藏密码 —— 栅极与鳍片间距调控

    技术报告 | Gate 和 Fin Space Variation 对应力调制及 FinFET 性能的影响

    技术报告·文末下载报告名称《Gate和FinSpaceVariation对应力调制及FinFET性能的影响》关键词FinFET7nm技术
    的头像 发表于 01-22 15:03 735次阅读
    <b class='flag-5'>技术</b>报告 |  Gate 和 Fin Space Variation 对应力调制及 <b class='flag-5'>FinFET</b> 性能的影响

    技术选型思考:超声切割核心部件的总成本考量

    企业在选择核心部件时,通常会先关注采购单价。但对于需要集成到最终产品中的部件,其总拥有成本(TCO)才是更全面的评估维度。对于超声波切割刀换能器这类精密组件,一些隐性成本容易被忽略,却会显著影响项目
    的头像 发表于 12-29 18:02 371次阅读
    <b class='flag-5'>技术</b>选型思考:超声切割核心部件的总<b class='flag-5'>成本</b><b class='flag-5'>考量</b>

    国产芯片真的 “稳” 了?这家企业的 14nm 制程,已经悄悄渗透到这些行业…

    最近扒了扒国产芯片的进展,发现中国际(官网链接:https://www.smics.com)的 14nm FinFET 制程已经不是 “实验室技术” 了 —— 从消费电子的中端处理器,到汽车电子
    发表于 11-25 21:03

    电线是多的好还是的好

    的墙内布线、固定设备接线(如空调、热水器),需长期稳定且不易弯曲。 大电流传输:同截面积下,单电线载流量更高,适合工业电机、大型设备等高功率场景。 长距离传输:减少导体间接触电阻,降低能量损耗。 成本敏感项目:在预算有
    的头像 发表于 09-16 10:20 4474次阅读
    电线是多<b class='flag-5'>芯</b>的好<b class='flag-5'>还是</b>单<b class='flag-5'>芯</b>的好

    【「AI芯片:科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术

    工艺中性能与成本的平衡,并缩短较大规模芯片的设计时间,同时降低风险。 产业界将粒做成IP的例子: ①存储器②光互连③片上网络④FPGA⑤RISC-V 5)粒研发前沿 粒之间通讯的
    发表于 09-15 14:50

    原荣获2025年度设计服务合作伙伴奖

    近日,在2025年 (GlobalFoundries) 北美技术峰会上,原获颁“年度设计服务合作伙伴”奖。这一荣誉充分肯定了原在芯片
    的头像 发表于 09-09 15:40 1037次阅读

    国际 7 纳米工艺突破:代工龙头的技术跃迁与拓能半导体的封装革命

    流转。这家全球第三大晶圆代工厂,正以每月 3 万片的产能推进 7 纳米工艺客户验证,标志着中国大陆在先进制程领域的实质性突破。 技术突围的底层逻辑 中国际的
    的头像 发表于 08-04 15:22 1.3w次阅读

    罗方德推出GlobalShuttle多项目晶圆服务

    罗方德(GlobalFoundries)推出GlobalShuttle多项目晶圆(multi-project wafer, MPW),计划通过将多个芯片设计项目集成于同一片晶圆上,助力客户将差异化芯片设计转化为实际产品,同时无
    的头像 发表于 07-26 15:27 1447次阅读

    体硅FinFET和SOI FinFET的差异

    三维立体结构成为行业主流。然而在FinFET阵营内部,一场关于“地基材料”的技术路线竞争悄然展开——这便是Bulk Silicon(体硅) 与SOI(绝缘体上硅) 两大技术的对决。这场对决不仅关乎性能极限的突破,更牵动着芯片
    的头像 发表于 06-25 16:49 2654次阅读
    体硅<b class='flag-5'>FinFET</b>和SOI <b class='flag-5'>FinFET</b>的差异

    FinFET与GAA结构的差异及其影响

    本文介绍了当半导体技术FinFET转向GAA(Gate-All-Around)时工艺面临的影响。
    的头像 发表于 05-21 10:51 4484次阅读
    <b class='flag-5'>FinFET</b>与GAA结构的差异及其影响