SN65DSI83：MIPI DSI至FlatLink LVDS桥接器的设计指南

在当今的电子设备中，显示接口的兼容性和性能至关重要。SN65DSI83作为一款MIPI DSI至FlatLink LVDS的桥接器，为解决不同显示接口之间的转换问题提供了有效的解决方案。本文将深入探讨SN65DSI83的特性、功能、应用以及设计要点，帮助电子工程师更好地理解和应用这款器件。

文件下载：sn65dsi83.pdf

一、SN65DSI83特性概述

SN65DSI83实现了MIPI® D - PHY版本1.00.00物理层前端和显示串行接口 (DSI) 版本1.02.00。它具有单通道MIPI D - PHY接收器前端配置，每个通道有4条信道，每条信道运行速率达1Gbps，最大输入带宽为4Gbps。该桥接器可解码MIPI DSI 18bpp RGB666和24bpp RGB888视频流，并将其转换为兼容FlatLink的LVDS输出，像素时钟范围为25MHz至154MHz，提供单链路LVDS输出。

其特性还包括支持多种分辨率，如高达60fps WUXGA 1920×1200 (18bpp和24bpp彩色) ，也适合60fps 1366×768/1280×800 (18bpp和24bpp) 分辨率的应用。此外，它还具有低功耗特性，如关断模式、精简LVDS输出电压摆幅、共模和MIPI超低功耗状态 (ULPS) 支持，同时支持LVDS通道交换和LVDS引脚顺序反转功能，方便PCB布线。

二、功能详细解析

2.1 时钟配置与乘法器

FlatLink LVDS时钟可源自DSI通道A时钟或外部参考时钟源。当使用MIPI D - PHY通道A HS时钟作为LVDS时钟源时，D - PHY时钟通道必须工作在HS自由运行 (连续) 模式，这可减少对外部参考时钟的需求，降低系统成本。通过本地I²C接口对相关寄存器进行编程，可选择时钟源并设置相应的分频或倍频因子，同时要设置LVDS_CLK_RANGE和CH_DSI_CLK_RANGE以确保内部PLL正常工作，最后使能PLL_EN位。

2.2 ULPS模式

SN65DSI83支持MIPI定义的ULPS。在ULPS模式下，可通过I²C接口访问CSR寄存器。进入和退出ULPS模式需遵循特定序列，主机需向所有启用的DSI CLK和数据通道发送相应的进入和退出序列，等待PLL锁定，设置软复位位后，设备才能恢复正常运行。

2.3 LVDS模式生成

该器件支持在LVDS通道上进行模式生成，可用于测试LVDS输出路径和LVDS面板。通过设置地址0x3C的CHA_TEST_PATTERN位可启用此功能，启用后不接收DSI数据。LVDS测试模式生成有三种模式，由寄存器配置决定。

2.4 设备功能模式

2.4.1 复位实现

当EN引脚为低电平时，SN65DSI83处于关机或复位状态，此时CMOS输入被忽略，MIPI D - PHY输入禁用，输出为高阻抗。为确保设备正常启动，需在VCC电源达到最小工作电压后，将EN输入从低电平转换为高电平，可通过控制信号或外部电容实现。

2.4.2 初始化序列

正确的初始化序列对SN65DSI83的正常运行至关重要。包括上电、设置DSI时钟和数据通道状态、设置EN引脚、初始化CSR寄存器、使能PLL、软复位等步骤，部分步骤有最小推荐延迟。

2.4.3 LVDS输出格式

SN65DSI83处理DSI数据包并以行业标准格式将视频数据驱动到FlatLink LVDS接口，支持单链路LVDS。在无视频流数据传输时，仍会维持垂直同步和水平同步状态，并传输零值像素数据。

2.4.4 DSI通道合并

该器件支持四个DSI数据通道，可配置为支持每个通道1、2或3个DSI数据通道。未使用的DSI输入引脚需保持未连接或驱动到LP11状态，在HS模式下合并数据通道接收到的字节以形成携带视频流的数据包。

2.4.5 DSI像素流数据包

SN65DSI83可处理每个通道的18bpp (RGB666) 和24bpp (RGB888) DSI数据包，支持突发视频模式和非突发视频模式，要求像素流数据包包含整数个像素，建议在一个像素流数据包中传输一整行扫描线。

2.5 寄存器映射

SN65DSI83的许多功能由控制和状态寄存器 (CSR) 控制，所有CSR寄存器可通过本地I²C接口访问。不同的寄存器用于控制复位、时钟、DSI配置、LVDS输出、视频参数等，使用时需注意保留或未定义的位字段不要修改，以免设备工作异常。

三、应用与实现

3.1 应用信息

SN65DSI83主要针对便携式应用，如平板电脑和智能手机等采用MIPI DSI视频格式的设备。可用于连接具有DSI输出的GPU和具有LVDS输入的视频面板。

3.1.1 视频停止和重启序列

当系统需要停止向显示器输出视频时，需清除PLL_EN位，停止DSI输入的视频流，并将所有DSI数据通道驱动到LP11，同时保持DSI CLK通道在HS状态。重启视频流时，需重新启动DSI输入的视频流，设置PLL_EN位，等待至少3ms，然后设置软复位位。

3.1.2 反向LVDS引脚顺序选项

为方便PCB布线，可通过配置寄存器编程反转LVDS通道A的引脚顺序，只需设置地址0x1A的位5 CHA_REVERSE_LVDS。

3.1.3 IRQ使用

SN65DSI83提供IRQ引脚，用于指示DSI上发生的某些错误。通过IRQ_EN位 (CSR 0xE0.0) 启用IRQ输出，当DSI上发生错误且相应的错误使能位和IRQ_EN位都设置时，IRQ引脚将被置位，通过向相应的错误状态位写入1可清除错误。

3.2 典型应用

以一个单通道DSI接收器将单通道DSI应用处理器连接到支持1280×800 WXGA分辨率、60帧每秒的LVDS单链路18位每像素面板的典型应用为例，需明确设计参数，如VCC电压、时钟源、DSI和LVDS通道配置等，并将面板所需的视频分辨率参数编程到SN65DSI83器件中。

3.3 详细设计步骤

包括将水平和垂直活动像素数、同步脉冲宽度、前后沿等参数编程到相应的寄存器中，设置LVDS时钟源和分频因子，使能内部PLL等。还可通过设置CHA_TEST_PATTERN位启用模式生成功能，并配置相应的寄存器。

四、电源供应建议

4.1 VCC电源

每个VCC电源引脚都应尽可能靠近SN65DSI83器件连接一个100nF的接地电容，建议使用一个1μF至10μF的大容量电容，并将引脚连接到实心电源平面。

4.2 VCORE电源

VCORE引脚同样需要连接一个100nF的接地电容，建议使用大容量电容并连接到实心电源平面。

五、布局设计要点

5.1 封装特定要求

对于ZXH封装，为降低电源噪声，需在SN65DSI83器件电源引脚附近提供良好的去耦。使用四个陶瓷电容 (2 × 0.1μF和2 × 0.01μF) 可获得较好的性能，至少应在器件附近安装一个0.1μF和一个0.01μF的电容，并尽量减少去耦电容与器件电源输入引脚之间的走线长度。

5.2 差分对布线

差分对必须以受控的100Ω差分阻抗 (± 20%) 或50Ω单端阻抗 (±15%) 进行布线。要远离其他高速信号，保持长度匹配在5mils以内，每对之间至少间隔3倍的信号走线宽度，尽量减少差分走线中的弯曲，使用弯曲时要使左右弯曲数量相等且弯曲角度≥ 135度，将所有差分对布在同一层，尽量减少过孔数量，将走线布在靠近接地平面的层，避免差分对跨越任何平面分割。如果使用测试点，必须串联且对称放置。

5.3 接地设计

建议在设计中仅使用一个主板接地平面，为信号走线提供最佳的镜像平面，SN65DSI83的散热焊盘必须通过过孔连接到该平面。

六、总结

SN65DSI83作为一款功能强大的MIPI DSI至FlatLink LVDS桥接器，为电子工程师在解决不同显示接口转换问题时提供了多种特性和功能。在实际应用中，工程师需要深入理解其特性、功能和设计要点，合理进行时钟配置、电源供应、布局设计等，以确保设备的性能和稳定性。同时，要注意遵循相关的操作序列和寄存器配置要求，避免因不当操作导致设备工作异常。希望本文能为电子工程师在使用SN65DSI83进行设计时提供有价值的参考。

大家在使用SN65DSI83进行设计的过程中，遇到过哪些问题呢？欢迎在评论区分享交流。