深度剖析DDC118：20位八通道电流输入A/D转换器的卓越性能与应用指南

在电子工程师的日常工作中，高精度的模拟 - 数字转换至关重要。今天，我们就来深入探讨一款高性能的20位八通道电流输入A/D转换器——DDC118，它在诸多领域都有着广泛的应用。

文件下载：ddc118.pdf

一、产品概述

1.1 关键特性

DDC118是一款单芯片解决方案，能够直接测量八个低电平电流。它具有高精度、真正的积分功能，积分线性度可达±0.01%的读数 ±0.5ppm的满量程范围（FSR），噪声极低，仅为5.2ppm的FSR，功耗也很低，每通道仅13.5mW。其数据速率可调，最高可达3.125kSPS，满量程范围可编程，还具备可级联的串行接口。

1.2 应用领域

该芯片的应用场景十分广泛，包括CT扫描仪数据采集系统（DAS）、光电二极管传感器、红外高温计以及液体/气相色谱仪等。

1.3 产品描述

DDC118将电流 - 电压转换和A/D转换功能集成在一起，使得八个低电平电流输出设备（如光电二极管）可以直接连接到其输入并进行数字化处理。每个输入都配备了双开关积分器前端，实现连续电流积分。可调节的满量程范围从12pC到350pC，积分时间从50µs到1s，能够以出色的精度测量从fA到µA的电流。

二、电气特性

2.1 绝对最大额定值

在使用DDC118时，需要注意其绝对最大额定值，如模拟输入电流最大为750A，电源电压范围在 - 0.3V到 + 6V之间等。超过这些额定值可能会导致设备永久损坏。

2.2 电气参数

在特定条件下（$T{A}=+25^{\circ}C$，$AVDD = +5V$，$DVDD = 3V$，$VREF = +4.096V$，范围5（250pC），连续模式操作），DDC118的各项电气参数表现出色。例如，在低功耗模式下，积分时间$T{INT}=400\mu s$，系统时钟$CLK = 4MHz$；在高速模式下，$T_{INT}=320\mu s$，$CLK = 4.8MHz$。不同模式下的数据速率、噪声、线性度等参数都有明确的指标。

三、工作原理

3.1 基本架构

DDC118包含八个相同的输入通道，每个输入有两个积分器，通过四个四输入多路复用器将十六个积分器的输出切换到四个Delta - Sigma（∆Σ）转换器。系统时钟CLK控制积分和A/D转换过程，结果存储在串行输出移位寄存器中。

3.2 基本积分周期

前端拓扑为模拟积分器，由运算放大器、可选反馈电容网络（$C_{F}$）和多个开关组成。通过外部的转换引脚（CONV）、范围选择引脚（RANGE0 - RANGE2）和系统时钟（CLK）控制内部开关网络。为了获得最佳噪声性能，CONV必须与CLK的上升沿同步。

3.3 积分电容

每个通道的两侧都有八个不同的内部电容，通过范围控制引脚（RANGE0 - RANGE2）改变电容值，从而实现不同的满量程范围。

3.4 电压参考

外部电压参考用于在积分周期开始前重置积分电容，并在转换过程中为∆Σ转换器提供参考。VREF必须在不同的操作模式下保持稳定，建议使用运算放大器对外部参考源进行缓冲。

3.5 频率响应

DDC118的频率响应由前端积分器决定，通过调整$T_{INT}$可以改变3dB带宽和响应中的陷波位置。在测试模式下，输入与积分器断开，可测量零输入信号，并以11pC的间隔向积分器传输电荷包。

四、数字接口

4.1 接口组成

DDC118通过同步串行接口提供数字结果，包括差分数据时钟（DCLK和$\overline{DCLK}$）、有效数据引脚（DVALID）、差分串行数据输出引脚（DOUT和$\overline{DOUT}$）和差分串行数据输入引脚（DIN和$\overline{DIN}$）。

4.2 互补信号

芯片提供可选的互补输入（DCLK，DIN）以减少数字耦合到模拟输入的影响。如果不使用这些输入，应将其连接到DGND。DOUT是互补输出，用于驱动DIN。

4.3 时钟信号

系统时钟CLK和数据时钟DCLK应保持干净，避免过冲或振铃。为了获得最佳性能，建议从同一时钟源生成两个时钟。在使用多个DDC118时，要注意DCLK在PCB上的分布，尽量减少信号偏斜。

4.4 时钟分频

CLK_4X输入可启用系统时钟的内部分频，当$CLK_4X = 1$时，系统时钟除以四，提供更精细的积分时间量化。

4.5 工作模式

HISPD/LOPWR输入控制功耗和最大允许的CLK频率及数据速率。低功耗模式下，每通道典型功耗为13.5mW，最大数据速率为2.5kSPS；高速模式下，每通道典型功耗为18.0mW，最大数据速率为3.125kSPS。

4.6 数据有效信号

DVALID信号表示数据准备好，数据在DVALID下降沿可用。数据在数据时钟DCLK的下降沿移出。

4.7 复位和转换

RESET输入异步复位DDC118，复位脉冲宽度至少为50µs，复位后需等待至少四个转换周期才能使用数据。CONV控制积分时间$T_{INT}$，应与CLK同步。

五、工作模式

5.1 转换速率

DDC118的转换速率由积分时间和A/D转换过程的速度共同决定。在大多数情况下，A/D转换时间小于积分时间，芯片工作在连续模式；当A/D转换时间大于积分时间时，芯片切换到非连续模式。

5.2 连续和非连续模式

芯片有连续和非连续两种基本操作模式，通过状态图和四个信号（CONV，mbsy及其互补信号）控制状态转换。在连续模式下，传感器输出由每个输入的两侧之一连续积分；在非连续模式下，A/D转换器无法跟上积分过程的速度，积分过程会周期性暂停。

六、时序示例

6.1 连续模式

在连续模式下，通过时序图和相关的时序规格可以清晰地了解芯片的工作过程。例如，DVALID在数据准备好时变为低电平，直到用户将DCLK拉高再拉低。

6.2 非连续模式

非连续模式适用于范围1到7，操作过程与连续模式有所不同。积分成对进行，中间有测量、复位和自动调零的时间。在非连续模式下，芯片会经过非连续模式状态和连续模式状态。

6.3 模式转换

从连续模式到非连续模式的转换发生在$T{INT}{6}$时；从非连续模式到连续模式的转换发生在$T{INT}$增加到$T{INT} \geq t_{6}$时。

七、数据格式和检索

7.1 数据格式

串行输出数据采用偏移二进制码，数字输入引脚FORMAT选择输出字的位数。当FORMAT为高（1）时，使用20位；当FORMAT为低（0）时，截断低4位，仅使用16位。

7.2 数据检索

在连续和非连续模式下，数据在DVALID下降沿可用，在数据时钟DCLK的下降沿移出。为了避免引入噪声，不要在CONV变化时检索数据。设置FORMAT引脚为0（16位输出字）可以减少数据检索时间。

八、特殊考虑

8.1 级联多个转换器

多个DDC118可以通过DOUT和DIN进行级联，以减少布线。级联时需要注意相关的时序规格。

8.2 数据检索方法

在连续模式下，有三种数据检索方法：CONV切换前检索、CONV切换后检索以及CONV切换前后检索。在非连续模式下，数据检索时间与$T_{INT}$和CONV模式有关。

九、电源和布局

9.1 电源上电顺序

上电前，所有数字和模拟输入必须为低。电源稳定后，经过时间$t{32}$释放RESET，再经过时间$t{33}$开始施加数字信号CONV和CLK。

9.2 电源和接地

AVDD和DVDD应尽可能安静，建议将模拟和数字接地（AGND和DGND）连接到PCB上的单个接地平面。

9.3 散热垫

强烈建议将DDC118的散热垫连接到PCB上的接地，且不要在散热垫下方布线。

9.4 屏蔽模拟信号路径

为了确保最佳性能，PCB布局应尽量缩短模拟输入引脚的互连长度，避免杂散布线电容。在设计电路布局时，应考虑数字输入屏蔽措施，减少噪声耦合。

总之，DDC118是一款功能强大、性能卓越的A/D转换器。电子工程师在使用时，需要深入理解其各项特性和工作原理，合理选择工作模式和参数，注意电源和布局等方面的问题，以充分发挥其优势，实现高精度的模拟 - 数字转换。大家在实际应用中遇到过哪些关于DDC118的问题呢？欢迎在评论区交流分享。