DAC5681 16 位 1GSPS 高速数模转换器（DAC）产品手册总结

该DAC5681为16位1.0 GSPS数字转模拟转换器（DAC），支持宽带LVDS 数据输入和内部电压参考。DAC5681提供了更优越的线性和噪声性能。

该DAC5681集成了带片上终端的宽带LVDS端口，提供完整的1.0 GSPS数据传输到DAC，电干扰比传统CMOS数据接口更低。一个芯片 延迟锁环（DLL）通过为LVDS输入数据提供偏斜控制，简化了LVDS的接口 时钟。
*附件：dac5681.pdf

DAC5681的电流引导架构由分段电流阵列组成 下沉开关可将最高20mA的全功率电流导向互补输出节点。一 精确的片上电压参考是温度补偿的，并提供稳定的1.2伏参考 电压。可选地，也可以使用外部参考。

该DAC5681适用于工业温度范围——-40°C至85°C，并采用64针QFN封装。该设备可通过引脚升级到家族的其他成员：DAC5681Z和DAC5682Z。单通道DAC5681Z和双通道DAC5682Z都提供可选的2倍/4倍插值和时钟倍增PLL。

特性

• 16位数模转换器（DAC）
• 1.0 GSPS更新速率
• 16位宽带输入LVDS数据总线
  • 8 样本输入FIFO
  • 片上延迟锁环
• 高性能
  • 73 dBc ACLR WCDMA TM1，频率为180 MHz
• 芯片1.2V参考
• 差分可扩展输出：2至20毫安
• 封装：64针9针 × 9毫米QFN

参数

方框图

一、产品核心概述

DAC5681 是德州仪器推出的高性能高速数模转换器，核心优势为超高更新率、宽频带输出与高线性度。产品分辨率 16 位，最高更新率 1GSPS，工作温度范围 -40°C~85°C，采用 64 引脚 QFN 封装（9mm×9mm），支持多电源供电（1.8V/3.3V），集成 LVDS 高速输入接口、片上 1.2V 参考电压、延迟锁定环（DLL）及 8 级输入 FIFO，专为蜂窝基站、宽带无线接入、雷达系统、测试仪器等对带宽和线性度要求严苛的高速信号生成场景设计。

二、关键特性与规格

1. 核心性能参数

• 分辨率与线性度 ：16 位无丢失码，积分非线性（INL）±4LSB，微分非线性（DNL）±2LSB；增益误差 ±1% FSR（外部参考）/±0.7% FSR（内部参考），偏移误差 0.01% FSR，增益温漂 ±15~30ppm/°C，参考电压温漂 ±8ppm/°C。
• 动态性能：180MHz 单载波 WCDMA 信号的邻道泄漏比（ACLR）73dBc；1GSPS 时 SFDR 典型 80dBc（5.1MHz 输入），SNR 60dBc（180MHz 输入）；三阶互调失真（IMD3）88dBc（20.1/21.1MHz 双音），输出带宽支持多奈奎斯特 zones。
• 输入与输出：16 位 LVDS 差分输入（DDR 模式），内置 100Ω 终端电阻；差分电流输出，满量程电流 2~20mA 可调；输出阻抗 300kΩ，输出电容 5pF，输出摆幅适配 AVDD±0.5V 合规电压。
• 功耗与延迟：典型功耗 605mW（1GSPS），睡眠模式仅 2030mW；输出建立时间 10.4ns（0.1% 精度），上升 / 下降时间 220ps；数字延迟 76 个 DAC 时钟周期，启动时间 880μs（取决于滤波器配置）。

2. 核心功能

• 高速数据接口：16 位 LVDS 输入总线支持 DDR 数据传输，数据率达 1GSPS，内置 DLL 实现输入时钟与数据的 skew 校准，适配 125~500MHz 输入时钟频率，降低时序设计难度。
• 灵活输出配置：通过外部电阻（BIASJ 引脚）可调节满量程输出电流（2~20mA），4 位数字增益控制（CONFIG7 寄存器）支持 16 级增益微调；差分输出架构抑制偶次谐波与共模噪声，适配 50Ω 负载（需变压器匹配）。
• 片上辅助功能：集成 1.2V 温度补偿参考电压（支持外部参考替代），8 级输入 FIFO 缓冲减少数据丢失；内置数字自测试模式（SLFTST），支持板级功能验证无需外部测试图案。
• 多设备同步：支持多 DAC 时钟分频器与 FIFO 指针同步，通过 SYNCP/N 引脚可实现多芯片输出同步，同步精度达 ±1 个 DAC 时钟周期。

三、封装与引脚

1. 封装信息

• 64 引脚 QFN 封装：外露热焊盘（7.4mm×7.4mm）需接地以优化散热；结到环境热阻 20°C/W（无风）/16°C/W（150LFM 气流），MSL 等级 3，支持 260°C 回流焊，符合 RoHS 标准。

2. 关键引脚功能

• 电源与地：CLKVDD（1.8V，时钟缓冲供电）、DVDD/VFUSE（1.8V，数字供电）、AVDD/IOVDD（3.3V，模拟 / IO 供电），对应地引脚 GND（热焊盘与引脚共地），需就近并联 0.1μF 去耦电容。
• 输入与控制：D [15:0] P/N（16 位 LVDS 数据输入）、DCLKP/N（LVDS 输入时钟）、SYNCP/N（同步 / 使能输入）；CLKIN/CLKINC（外部时钟输入）、RESETB（复位）、SPI 接口（SCLK/SDENB/SDIO/SDO，配置寄存器）。
• 输出与参考：IOUTA1/IOUTA2（差分电流输出）、BIASJ（满量程电流编程，外接 960Ω 电阻对应 20mA 输出）；EXTIO（内部参考输出 / 外部参考输入）、EXTLO（参考选择：接地选内部，接 AVDD 选外部）。

四、工作模式与核心功能

1. 核心工作模式

• 数据输入模式：LVDS 接口支持 DDR 数据传输，每时钟周期传输 2 个数据样本，内置 DLL 自动校准时钟与数据的时序 skew，适配 250~1000MSPS 数据率；8 级 FIFO 缓冲吸收输入数据抖动，降低源端时序要求。
• 输出模式：差分电流输出，通过变压器匹配可驱动 50Ω 负载；支持单端或差分电压输出配置，1:1 变压器对应 0.5Vpp 输出，4:1 变压器对应 1Vpp 输出，适配不同功率需求。
• 低功耗模式：支持睡眠模式，关闭 DAC 核心与 DLL 后功耗降至 20~30mW；偏置电路集成低通滤波器，可通过寄存器选择 95kHz 或 472kHz 截止频率，平衡功耗与响应速度。

2. 关键功能

• DLL 时序校准：片上 DLL 自动调整 LVDS 输入时钟与数据的相位关系，支持 125~500MHz 输入时钟频率，可通过寄存器微调延迟（50°~125°），确保高速传输时的时序裕量。
• 寄存器配置：通过 3 线 / 4 线 SPI 接口访问 16 个配置寄存器，支持数据格式（二进制补码 / 偏移二进制）、增益、偏移、FIFO 偏移、DLL 模式等参数配置，适配不同系统需求。
• 自测试与诊断：内置数字自测试模式，通过 LFSR 生成测试图案并校验，无需外部数据即可验证数字信号链完整性；STATUS 寄存器实时反馈 DLL 锁定状态、FIFO 错误、测试结果等。

五、应用场景与设计支持

1. 典型应用

• 通信系统：蜂窝基站（4G/5G）、WiMAX 基站、电缆调制解调器终端系统（CMTS）的信号生成。
• 测试与国防：雷达系统、电子战设备、高速任意波形发生器、射频测试仪器。
• 宽带接入：固定无线回程、视频点播（VOD）传输系统的 QAM 信号调制。

2. 设计资源

• 电源与去耦：模拟电源（AVDD）与数字电源（DVDD）分开布线，每个电源引脚就近放置 0.1μF 多层陶瓷电容；热焊盘必须接地，确保散热与电气性能。
• 布局要点：LVDS 输入走线需等长、差分阻抗控制 100Ω，远离模拟输出路径；CLKIN/CLKINC 时钟走线需短且隔离，推荐差分驱动以降低抖动；输出变压器中心抽头接 AVDD，确保直流偏置。
• 输入驱动：LVDS 输入可由 FPGA/ASIC 的 SERDES 模块驱动，推荐使用 TI CDCM7005 时钟分配芯片提供相位对齐的时钟；数据格式默认二进制补码，可通过寄存器切换为偏移二进制。
• 同步设计：多 DAC 同步需先同步时钟分频器，再同步 FIFO 指针，通过 SYNCP/N 引脚同时触发；推荐使用相同型号时钟源，确保多通道相位一致性。

六、可靠性与订单信息

• 可靠性保障：绝对最大额定值：电源电压 1.71V3.6V，引脚电压 -0.5VAVDD+0.5V，结温 125°C；ESD 防护等级 2500V（人体模型），符合工业级可靠性标准。
• 可订购型号：DAC5681IRGCR（卷盘 2000 片）、DAC5681IRGCT（小卷盘 250 片），引脚镀层 NIPDAU，支持无铅焊接，适配批量生产与原型开发。