DAC5681Z 16 位 1.0 GSPS 插值型数模转换器（DAC）产品手册总结

该DAC5681Z为16位1.0 GSPS数字转模拟转换器（DAC），支持宽带LVDS 数据输入、集成的2x到4x插值滤波器、板载时钟倍增器以及内部 电压参考。DAC5681Z提供更优越的线性、噪声、串扰和PLL相位噪声 性能。

该DAC5681Z集成了带宽带LVDS端口和片上终端。全速率输入 数据可以传输到单个DAC通道，或者半速率和1/4速率输入数据可以是 通过板载2倍或4倍FIR滤波器插值。每个插值FIR可配置为以下任一格式 低通或高通模式，允许选择更高阶输出的光谱图像。一个芯片 延迟锁环（DLL）通过为LVDS输入数据提供偏斜控制，简化了LVDS的接口 时钟。
*附件：dac5681z.pdf

该DAC5681Z被描述为在工业温度范围内的工作 可选择64针VQFN封装，支持60°C至85°C。家族的其他成员包括 双通道插值DAC5682Z和单通道非插值DAC5681。

特性

• 16位数模转换器（DAC）
• 1.0 GSPS更新速率
• 16位宽带输入LVDS数据总线
  • 8 样本输入FIFO
• 高性能
  • 73 dBc ACLR WCDMA TM1，频率为180 MHz
• 2x到32x时钟倍增PLL/VCO（时钟倍增PLL/VCO）
• 2x或4x插值滤波器
  • 阻带转换 0.4–0.6 Fdata
  • 滤波器可配置为低通或高通模式
    • 允许选择高阶图像
• 片上1.2伏参考
• 2至20毫安差动可扩展输出
• 64针9毫米×9毫米VQFN封装
• 应用
  • 蜂窝基站
  • 宽带无线接入（BWA）
  • WiMAX 802.16
  • 固定无线回传
  • 有线调制解调器终端系统（CMTS）

参数

方框图

一、产品核心概述

DAC5681Z 是德州仪器推出的高性能单通道数模转换器（DAC），核心优势为高更新率、宽频带与灵活插值功能，适用于蜂窝基站、宽带无线接入（WiMAX）、固定无线回程、电缆调制解调器终端系统（CMTS）等通信场景，工作温度范围为–40°C 至 + 85°C，采用 64 引脚 VQFN 封装（9.0mm×9.0mm），支持多电源供电（模拟 3.3V、数字 1.8V），集成 LVDS 高速接口、2x/4x 插值滤波器、时钟倍频 PLL 及 1.2V 内部基准源。

二、关键特性与规格

1. 核心性能参数

• 分辨率与更新率 ：16 位分辨率，无失码；最高更新率 1.0 GSPS，支持 2x/4x 数字插值，输入数据率可低至 250 MSPS。
• 动态与信号性能 ：WCDMA 信号在 180MHz 中频时邻道泄漏比（ACLR）典型值 73 dBc；无杂散动态范围（SFDR）在 5.1MHz 中频时典型值 81 dBc；信噪比（SNR）在 20.1MHz 中频时典型值 75 dBc；三阶交调失真（IMD3）典型值 88 dBc，线性度优异。
• 输出与基准 ：差分电流输出，满量程电流 2mA~20mA 可调；内置 1.2V 低漂移基准源（温度系数 ±8 ppm/°C），支持外部基准输入；输出阻抗典型值 300 kΩ，输出电容 5 pF。
• 功耗与时序 ：典型工作功耗 830 mW（4x 插值、PLL 开启），睡眠模式仅 20~30 mW；支持 LVDS DDR（双倍数据率）接口，数据时钟最高 500 MHz。

2. 核心功能

• 插值与信号处理：内置两片 47 抽头 FIR 滤波器，支持 2x/4x 插值，可配置低通（LP）或高通（HP）模式，实现实数上变频；滤波器阻带衰减 76 dB，过渡带 0.4~0.6× 输入数据率。
• 时钟与同步：集成 2x~32x 时钟倍频 PLL，支持外部时钟直接输入（最高 1 GHz）或低速率基准时钟倍频；内置延迟锁定环（DLL），用于 LVDS 数据与时钟的 skew 校准，保障高速接口时序稳定。
• 接口与控制：16 位宽 LVDS 输入总线，带片内 100Ω 终端电阻；支持 3 线 / 4 线串行接口（SIF）配置寄存器；提供多 DAC 同步功能，可通过 SYNC 引脚实现多器件输出同步。
• 测试与保护：内置数字自测试（SLFTST）模式，无需外部测试图案即可验证数字链路；支持睡眠模式，降低闲置功耗；具备 FIFO 溢出、图案错误等状态监测功能。

三、封装与引脚

1. 封装信息

64 引脚 VQFN（RGC）封装，尺寸 9.0mm×9.0mm×1.0mm，底部带散热焊盘，卷盘装（2000 片 / 大卷、250 片 / 小卷），MSL 等级 3（260°C 回流焊，168 小时保质期）；结到环境热阻（静止空气）22 °C/W，建议将散热焊盘焊接至 PCB 接地平面以优化散热。

2. 关键引脚功能

• 电源与地：AVDD（模拟供电，3.3V）、DVDD/CLKVDD（数字 / 时钟供电，1.8V）、IOVDD（I/O 供电，3.3V）、GND / 散热焊盘（接地，需可靠连接）。
• 信号输入：D [15:0] P/N（16 对 LVDS 数据输入）、DCLKP/N（LVDS 数据时钟输入）、SYNCP/N（LVDS 同步 / 使能输入）；CLKIN/CLKINC（外部时钟输入，支持 ECL/PECL 差分信号）。
• 信号输出：IOUTA1/IOUTA2（差分电流输出引脚）、BIASJ（满量程电流偏置引脚，需外接 960Ω 电阻至地实现 20mA 满偏）。
• 控制与基准：EXTIO（内部 / 外部基准引脚）、EXTLO（基准模式选择，接地启用内部基准）、LPF（PLL 环路滤波器连接引脚）；RESETB（复位，低有效）、SCLK/SDIO/SDENB/SDO（串行配置接口）。

四、应用场景与设计支持

1. 典型应用

• 通信系统：蜂窝基站发射链路、WiMAX 802.16 设备、固定无线回程系统，实现高速数字信号到射频模拟信号的转换。
• 宽带接入：CMTS 设备的 QAM 调制信号生成，支持多载波 WCDMA 信号输出。

2. 设计资源

• 参考与供电：模拟电源（AVDD）和数字电源（DVDD）需分开布线，各电源引脚就近配置 0.1μF 去耦电容；内部基准源需外接 0.1μF 去耦电容，外部基准输入时需注意阻抗匹配。
• 配置要点：通过 16 个配置寄存器设定插值倍数、滤波器模式、PLL 倍频比、输出电流等参数；支持数字自测试模式，可快速验证硬件链路完整性；多 DAC 同步需通过 SYNC 引脚和寄存器配置实现时钟 divider 与 FIFO 指针同步。
• 布局指南：模拟信号与数字信号严格分区，LVDS 数据线与时钟线等长布线；输出引脚远离数字时钟信号，减少耦合干扰；PLL 环路滤波器元件紧贴 LPF 引脚，降低寄生参数。

五、可靠性与订单信息

• 可靠性保障：ESD 防护等级符合 JEDEC 标准，人体模型（HBM）±2000V，带电设备模型（CDM）±500V；宽温工作范围，适应工业级恶劣环境。
• 可订购型号：DAC5681ZIRGCR（大卷盘 2000 片）、DAC5681ZIRGCT（小卷盘 250 片），引脚标识 DAC5681ZI，均为 RoHS 兼容产品。