0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何用半加器实现全加器?

ss 作者:工程师谭军 2018-07-25 14:52 次阅读

实际上,一个完整的加法器的输入端有3个:A、B和低位的进位结果CI。

全加器(Full Adder)

如何用半加器实现全加器?

这个全加器相当于是计算3个位(A、B、CI)的和。因此,其最终的“和输出”为三个数的异或。进位输出的规律为:3个数中如果有2个或者以上的数为1时,“进位”位就为1.

全加器真值表

如何用半加器实现全加器?

为了实现这个功能,可以使用两个半加器:

如何用半加器实现全加器?

这个一位的全加器应用于个位时,需要将进位输出接到地,即置为0:

如何用半加器实现全加器?

将多个“一位全加器”级联起来,可以变成“多位全加器”,上一个全加器的“进位输出”连到下一个全加器的“进位输入”。比如8位全加器如下:

如何用半加器实现全加器?

可以简化为:

如何用半加器实现全加器?

或者:

如何用半加器实现全加器?

同样的,可以将两个8位全加器级联起来,变成一个16位的全加器:

如何用半加器实现全加器?

最后:你可能会问:“计算机真的是以这种方式把数字加起来的吗?”

基本上是这样的,但不完全是。

首先,加法器应该做得更快。如果你明白这个电路是如何工作的,你会看到最低位相加产生的进位作为下一列数相加的一个输入,而第3列的加法又等着第2列加法的进位,依此类推。加法器总体的速度等于加数的位数乘以单个全加器的速度。这种进位方式称为行波进位。

更快的加法器使用称为先行进位的加法电路,从而加快了加法进程。

第二(但是十分重要),计算机再也不用继电器了!尽管它们曾经用过。建于2 0世纪3 0年代初的第一批数字计算机使用继电器,后来又用了真空管。现代计算机用晶体管。当用在计算机中时,晶体管和继电器的功能差不多,但是晶体管速度更快,体积更小,更安静,更省电,而且还便宜不少。构造一个8位加法器仍然需要1 4 4个晶体管(如果采用先行进位,则需要更多),但整体电路的体积却小多了。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 全加器
    +关注

    关注

    10

    文章

    59

    浏览量

    28106
  • 半加器
    +关注

    关注

    1

    文章

    27

    浏览量

    8658
收藏 人收藏

    评论

    相关推荐

    #硬声创作季 数字电子技术:Half-AdderandFull-Adders(全加器

    全加器数字电子
    Mr_haohao
    发布于 :2022年10月24日 06:55:48

    全加器

    电路分析
    电子学习
    发布于 :2022年11月10日 09:13:09

    何用两片四位全加器和必要的逻辑门设计数制转换电路

    何用两片四位全加器和必要的逻辑门设计数制转换电路 将输入的十进制转换成二进制 十进制输入采用8421BCD码表示
    发表于 07-04 14:52

    加法器电路原理图解

    图1(a)的逻辑图。图1(b)是的逻辑符号。 (a)逻辑图 (b)逻辑符号 图1逻辑
    发表于 10-11 16:33

    FPGA入门——1位全加器设计 精选资料分享

    FPGA入门——1位全加器设计一、原理图输入1.1 创建工程1.2 原理图输入1.3 将设计项目设置成可调用的元件1.4 仿真1.5 设计全加
    发表于 07-26 07:01

    基于Quartus II软件完成一个1位全加器的设计

    FPGA 设计入门(嵌入式系统应用开发)一、实验要求二、实验步骤1. 新建工程2. 原理图设计3. 将设计项目设置成可调用的元件4. 仿真5. 设计全加器顶层文件6. 将设计项目
    发表于 12-17 06:19

    什么是8位全加器和8为带超前进位的全加器

    Verilog数字系统设计四复杂组合逻辑实验2文章目录Verilog数字系统设计四前言一、什么是8位全加器和8为带超前进位的全加器?二、编程1.要求:2.门级原语实现8位全加器:3.门
    发表于 02-09 07:49

    全加器

    全加器   全加器能进行加数、被加数和低位来的进位信号相加,并根据求和结果给出该位的进位信号。  根据全加器的功能,可列出它的真值表:
    发表于 04-07 10:34 8720次阅读
    <b class='flag-5'>全加器</b>

    全加器,全加器是什么意思

    全加器,全加器是什么意思  full-adder    用门电路实现两个二进数相加并求出和的组合线路,称为一个全加器
    发表于 03-08 17:04 8.1w次阅读

    全加器是什么?全加器和半加器的区别?

    加器是能够计算低位进位的二进制加法电路。与半加器相比,全加器不只考虑本位计算结果是否有进位,也考虑上一位对本位的进位,可以把多个一位全加器级联后做成多位全加器
    发表于 07-25 11:15 7w次阅读
    <b class='flag-5'>全加器</b>是什么?<b class='flag-5'>全加器</b>和半加器的区别?

    什么是全加器 全加器工作原理

    全加器英语名称为full-adder,是用门电路实现两个二进制数相加并求出和的组合线路,称为一位全加器
    的头像 发表于 07-25 16:03 7.5w次阅读

    全加器逻辑表达式_全加器的逻辑功能

    本文主要介绍了全加器逻辑表达式及全加器的逻辑功能。
    的头像 发表于 04-23 09:51 11.8w次阅读
    <b class='flag-5'>全加器</b>逻辑表达式_<b class='flag-5'>全加器</b>的逻辑功能

    全加器的真值表

    全加器英语名称为full-adder,是用门电路实现两个二进制数相加并求出和的组合线路,称为一位全加器。一位全加器可以处理低位进位,并输出本位加法进位,多个一位
    的头像 发表于 06-29 09:14 5.8w次阅读
    <b class='flag-5'>全加器</b>的真值表

    Verilog数字系统设计——复杂组合逻辑实验2(8位全加器和8为带超前进位的全加器

    Verilog数字系统设计四复杂组合逻辑实验2文章目录Verilog数字系统设计四前言一、什么是8位全加器和8为带超前进位的全加器?二、编程1.要求:2.门级原语实现8位全加器:3.门
    发表于 12-05 19:06 4次下载
    Verilog数字系统设计——复杂组合逻辑实验2(8位<b class='flag-5'>全加器</b>和8为带超前进位的<b class='flag-5'>全加器</b>)

    在Spartan 6 FPGA上从头开始实现全加器

    电子发烧友网站提供《在Spartan 6 FPGA上从头开始实现全加器.zip》资料免费下载
    发表于 06-15 10:13 0次下载
    在Spartan 6 FPGA上从头开始<b class='flag-5'>实现</b><b class='flag-5'>全加器</b>