怎样在先进工艺节点下实现无源器件的精确建模及仿真？

时间&地点

日期：2018年6月25-27日

地点：旧金山, 美国

芯禾科技作为三星半导体的重要合作伙伴之一，受邀将参加下周一在美国旧金山举行的DAC2018三星展区演示活动。CEO凌峰博士届时将发表题为“先进工艺节点下的无源器件建模及仿真”的技术演讲。

作为行业里普遍的观点，先进工艺节点下无源器件和互连结构的建模和仿真越来越成为半导体工程师的挑战。而要解决这些挑战，以下几个技术是最常被探讨的：

一个整合的设计环境，使电磁仿真工具能够无缝接入现有的设计平台中

在设计阶段中实现快速无源器件建模和合成

在签核sign-off 阶段实现精确验证，同时能把封装的影响考虑进来

在此次现场演讲中，芯禾科技将演示一套集成的IRIS设计流程，它能无缝接入到Cadence Virtuoso设计平台中，从而完全的解决半导体工程师遇到的以上热点问题。通过此流程，工程师不仅能在设计阶段使用芯禾科技的IRIS和iModeler工具快速和精确地完成无源器件仿真和合成，还能在签核阶段通过与Ansys公司的合作把HFSS集成进来实现精确验证以及芯片封装联合仿真。

除此之外，芯禾科技在DAC展会上也设有专属展位（展位号2041），并将带来多项现场演示，包括针对封装领域的IPD与SiP设计电磁仿真解决方案以及针对高速系统的信号完整性分析解决方案。

我们期待与您在现场交流讨论。