0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

最精尖的晶体管制程从14nm缩减到了1nm

中国半导体论坛 来源:未知 作者:李倩 2018-06-22 09:08 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

据外媒报道,今天,沉寂已久的计算技术界迎来了一个大新闻。劳伦斯伯克利国家实验室的一个团队打破了物理极限,将现有最精尖的晶体管制程从14nm缩减到了1nm。晶体管的制程大小一直是计算技术进步的硬指标。晶体管越小,同样体积的芯片上就能集成更多,这样一来处理器的性能和功耗都能会获得巨大进步。

多年以来,技术的发展都在遵循摩尔定律,即当价格不变时,集成电路上可容纳的元器件的数目,约每隔18-24个月便会增加一倍,性能也将提升一倍。换言之,每一美元所能买到的电脑性能,将每隔18-24个月翻一倍以上。眼下,我们使用的主流芯片制程为14nm,而明年,整个业界就将开始向10nm制程发展。

不过放眼未来,摩尔定律开始有些失灵了,因为从芯片的制造来看,7nm就是物理极限。一旦晶体管大小低于这一数字,它们在物理形态上就会非常集中,以至于产生量子隧穿效应,为芯片制造带来巨大挑战。因此,业界普遍认为,想解决这一问题就必须突破现有的逻辑门电路设计,让电子能持续在各个逻辑门之间穿梭。

此前,英特尔等芯片巨头表示它们将寻找能替代硅的新原料来制作7nm晶体管,现在劳伦斯伯克利国家实验室走在了前面,它们的1nm晶体管由纳米碳管和二硫化钼(MoS2)制作而成。MoS2将担起原本半导体的职责,而纳米碳管则负责控制逻辑门中电子的流向。

眼下,这一研究还停留在初级阶段,毕竟在14nm的制程下,一个模具上就有超过10亿个晶体管,而要将晶体管缩小到1nm,大规模量产的困难有些过于巨大。

不过,这一研究依然具有非常重要的指导意义,新材料的发现未来将大大提升电脑的计算能力。

据白宫官网报道,美国东部时间22日,2015年美国最高科技奖获奖名单公布,包括9名国家科学奖获得者(National Medal of Science)和8名国家技术和创新奖(National Medal of Technology and Innovation)获得者。其中美籍华人科学家胡正明荣获年度国家技术和创新奖。

胡正明教授是鳍式场效晶体管(FinFET)的发明者,如今三星、台积电能做到14nm/16nm都依赖这项技术。他1947年出生于北京豆芽菜胡同,在***长大,后来考入加州大学伯克利分校。

在华为海思麒麟950的发布会上,胡正明教授曾现身VCR,据他介绍,FinFET的两个突破,一是把晶体做薄后解决了漏电问题,二是向上发展,晶片内构从水平变成垂直。

胡认为,FinFET的真正影响是打破了原来英特尔对全世界宣布的将来半导体的限制,这项技术现在仍看不到极限。

2010年后,Bulk CMOS工艺技术在20nm走到尽头,胡教授的FinFET和FD-SOI工艺发明得以使摩尔定律在今天延续传奇。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 集成电路
    +关注

    关注

    5469

    文章

    12750

    浏览量

    376285
  • 英特尔
    +关注

    关注

    61

    文章

    10340

    浏览量

    181340
  • 晶体管
    +关注

    关注

    78

    文章

    10479

    浏览量

    148951

原文标题:1nm晶体管诞生!华人胡正明获美国最高技术奖!

文章出处:【微信号:CSF211ic,微信公众号:中国半导体论坛】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    0.6V!1nm!北大团队刷新铁电晶体管世界纪录

    电子发烧友网报道(文/黄山明)近日,北京大学 电子学院邱晨光-彭练矛团队创造性制备了迄今尺寸最小、功耗最低的铁电晶体管(FeFET),有望为AI芯片算力的能效提升提供核心器件的支撑。该突破成果以
    的头像 发表于 02-25 09:11 7262次阅读
    0.6V!<b class='flag-5'>1nm</b>!北大团队刷新铁电<b class='flag-5'>晶体管</b>世界纪录

    先进制程的“钻石”晶圆,管控厚度开始?

    随着半导体制程不断迈向3nm、2nm的先进节点,晶圆的加工精度要求已经到了微米级甚至纳米级。一片合格的晶圆,原料到表面加工都充满了对工艺能
    的头像 发表于 04-29 17:53 187次阅读
    先进<b class='flag-5'>制程</b>的“钻石”晶圆,<b class='flag-5'>从</b>管控厚度开始?

    台积电2026年Q1业绩亮眼,1nm技术突破瞄准“埃米时代”

    全球半导体龙头台积电于2026年第一季度交出亮眼成绩单,实现营收359亿美元,环比增长6.4%,创同期历史新高。这一增长主要得益于AI芯片需求的持续爆发,公司先进制程产能利用率维持高位,7nm及以下节点贡献超65%营收,其中3nm
    的头像 发表于 04-27 09:16 2009次阅读

    三星2030年前冲刺1nm制程,抢先台积电!#1nm工艺#三星#台积电

    行业芯事行业资讯
    jf_15747056
    发布于 :2026年04月03日 21:37:36

    三星力争2030年量产1nm芯片,引入“fork sheet”新结构

    在半导体行业的激烈竞争中,三星电子晶圆代工业务部门正全力冲刺,计划在2030年前推出1nm工艺,这一技术被誉为“梦想半导体”工艺,每个计算单元大小仅相当于五个原子。此举目标明确,直指与台积电展开全面技术竞争,巩固自身在下一代半导体市场的领先地位。
    的头像 发表于 04-01 18:47 395次阅读

    【微纳谈芯】芯片测试越来越难的背后

    芯片测试的本质是“在原子级精度下,验证每一个晶体管的可靠性”。早年28nm及以上成熟制程,测试核心是“筛选坏片”,流程相对简单;但随着制程进入14n
    的头像 发表于 03-20 10:05 403次阅读
    【微纳谈芯】芯片测试越来越难的背后

    1nm 芯片!为了 AI 算力,IBM 和泛林再次联手

    电子发烧友网综合报道 3 月 11 日,IBM 与美国半导体设备制造商泛林(Lam Research)共同宣布一项为期五年的战略合作协议,双方将聚焦 亚 1nm 尖端逻辑制程 的开发。这一合作标志着
    的头像 发表于 03-12 08:55 5922次阅读

    1.4nm制程工艺!台积电公布量产时间表

    电子发烧友网综合报道 近日,全球半导体代工龙头台积电在先进制程领域持续展现强劲发展势头。据行业信源确认,台积电2nm制程量产计划已严格按时间表推进;得益于人工智能、高性能计算等领域的爆发式需求,晶圆
    的头像 发表于 01-06 08:45 7461次阅读

    漏致势垒降低效应如何影响晶体管性能

    随着智能手机、电脑等电子设备不断追求轻薄化,芯片中的晶体管尺寸已缩小至纳米级(如3nm、2nm)。但尺寸缩小的同时,一个名为“漏致势垒降低效应(DIBL)”的物理现象逐渐成为制约芯片性能的关键难题。
    的头像 发表于 12-26 15:17 1325次阅读
    漏致势垒降低效应如何影响<b class='flag-5'>晶体管</b>性能

    国产芯片真的 “稳” 了?这家企业的 14nm 制程,已经悄悄渗透到这些行业…

    最近扒了扒国产芯片的进展,发现中芯国际(官网链接:https://www.smics.com)的 14nm FinFET 制程已经不是 “实验室技术” 了 —— 消费电子的中端处理器,到汽车电子
    发表于 11-25 21:03

    台积电2纳米制程试产成功,AI、5G、汽车芯片,谁将率先受益?

    与现行的3nm工艺相比,台积电在2nm制程上首次采用了GAA(Gate-All-Around,环绕栅极)晶体管架构。这种全新的结构能够让晶体管
    的头像 发表于 10-29 16:19 1057次阅读

    晶体管架构的演变过程

    芯片制程微米级进入2纳米时代,晶体管架构经历了 Planar FET 到 MBCFET的四次关键演变。这不仅仅是形状的变化,更是一次次对物理极限的挑战。
    的头像 发表于 07-08 16:28 2672次阅读
    <b class='flag-5'>晶体管</b>架构的演变过程

    三星代工大变革:2nm全力冲刺,1.4nm量产延迟至2029年

    在全球半导体代工领域的激烈竞争中,三星电子的战略动向一直备受瞩目。近期,有消息传出,三星代工业务在制程技术推进方面做出重大调整,原本计划于2027年量产的1.4nm制程工艺,将推迟至2029年。而在
    的头像 发表于 07-03 15:56 1101次阅读

    下一代高速芯片晶体管解制造问题解决了!

    在半导体工艺演进到2nm1nm甚至0.7nm等节点以后,晶体管结构该如何演进?2017年,imec推出了叉片晶体管(forksheet),
    发表于 06-20 10:40

    薄膜晶体管技术架构与主流工艺路线

    导语薄膜晶体管(TFT)作为平板显示技术的核心驱动元件,通过材料创新与工艺优化,实现了传统非晶硅向氧化物半导体、柔性电子的技术跨越。本文将聚焦于薄膜晶体管制造技术与前沿发展。
    的头像 发表于 05-27 09:51 3485次阅读
    薄膜<b class='flag-5'>晶体管</b>技术架构与主流工艺路线