怎样去为 LVDS SERDES约束Arria 10器件IOPLL位置
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
Altera
+关注
关注
37文章
771浏览量
153319 -
SerDes
+关注
关注
6文章
178浏览量
34538
发布评论请先 登录
相关推荐
给Altera Arria 10 FPGA和Arria 10 SoC供电：经过测试和验证的电源管理解决方案
Arria 10 开发套件的电源轨和功能。该表罗列了针对每种功能的凌力尔特器件型号和描述。登录 www.linear.com.cn/altera 网址，点击 Arria 并了解这里介
发表于 10-29 17:01
如何估计SerDes输入时序约束所需的偏移输入延迟？
大家好，我们正试图更好地约束我们的输入SerDes线路，580Mb / s DDR 14bit。我们有一个有效的解决方案，但会在最终数据中产生故障。从wp237开始，我们将使用第一个选项来定义周期
发表于 08-09 09:54
使用SERDES（LVDS）作为背板怎么实现？
很好的应用笔记，用于在spartan fpgas中实现serdes但是对Virtex5没什么用？任何人都可以指出我使用V5 fpgas正确实现serdes（lvds）的一些资源。我将从主设备向
发表于 07-13 15:54
SN65LVDS93,pdf(LVDS Serdes Tra
The SN65LVDS93 LVDS serdes (serializer/ deserializer) transmitter contains four 7-bit parallel-
发表于 09-09 21:17
•40次下载
SN65LVDS94,pdf(LVDS Serdes Rec
The SN65LVDS94 LVDS serdes (serializer/deserializer) receiver contains four serial-in 7-bit
发表于 09-09 21:21
•31次下载
SN65LVDS95,pdf(LVDS Serdes Tra
The SN65LVDS95 LVDS serdes (serializer/deserializer) transmitter contains three 7-bit parallel-load
发表于 09-09 21:29
•19次下载
65LVDS95-Q1,pdf(LVDS SERDES Tr
The SN65LVDS95 LVDS serdes (serializer/deserializer) transmitter contains three 7-bit parallel-load
发表于 09-09 21:44
•38次下载
工商网监
评论