声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
Xilinx
+关注
关注
73文章
2192浏览量
129966 -
Zynq
+关注
关注
10文章
625浏览量
49243
发布评论请先 登录
相关推荐
热点推荐
Video Processing Subsystem与HDMI示例设计
在撰写本文时,HDMI Transmitter Subsystem IP 核与 Video Processing Subsystem IP 核均有多个示例设计可供使用,但并没有演示将两者功能结合在一起来使用的设计。
请问platform_mem_desc[ ] 数组有什么作用啊?
struct mem_desc platform_mem_desc[] = {
{0x00000000, 0x80000000, 0x00000000, DEVICE_MEM
发表于 10-13 06:17
Zynq7100 BSP移植,MSH终端不能正确显示是为什么?
由于新版本的RT Thread的BSP不再提供Zynq7000的支持。所以同事从RT Thread(4.0.3)中的Zynq7000移植了一份Zynq 7100的BSP。但是MSH终端和串口输出
发表于 09-19 06:26
fpga开发板 璞致ZYNQ 7000 系列之 PZ7035/PZ7045/PZ7100-FH 核心板与开发板用户手册
本文介绍了Xilinx Zynq-7000系列可扩展处理平台及其开发板应用。Zynq-7000采用双核ARM Cortex-A9处理器与28nm FPGA架构,支持高性能嵌入式开发。开发板采用核心板
Zynq-7000 SoC与7系列设备内存接口解决方案数据手册
关于 AMD/Xilinx 7系列FPGA存储器接口解决方案(UG586) 的用户指南,其主要内容和技术要点可概括如下:1. 文档定位与核心内容定位:该文档是7系列FPGA中存储接口控制器的官方技术手册,适用于使用LogiCORE IP核(如DDR3/DDR2 SDRAM、RLDRAM II、QDRII+)进行存储器接口设计26。核心功能:IP核配置与时序:详细说明Xilinx MIG(Memory Interface Generator)IP核的使用方法,包括信号定义、时序约束、物理层(PHY
发表于 07-28 16:17
•3次下载
CH367连接zynq问题
通过四线SPI连接CH367和zynq时,CH367使用CH367StreamSPI函数设置为四线模式,然后设置SDI为MISO,SDX为MOSI,SCS和SCL为片选和时钟
发表于 07-03 10:10
Zynq7000处理器的配置详解
添加好ZYNQ7 Processing System IP核后,需要对其进行配置,双击弹出如下窗口。绿色部分表示ZYNQ PS部分中可配置的项目,可以双击转向相应的设置界面,也可以直接在左边的导航列表中选择。
从零开始驯服Linux(一):ZYNQ-Linux启动文件构建全解析
码:zdyz资料盘B盘:https://pan.baidu.com/s/1NNYDCpEkM2jd6jR69Y1mfg 提取码:zdyz
1.2安装ZYNQ-7000交叉编译工具链编译uboot和内核
发表于 03-20 16:48
使用person-detection-action-recognition-0006模型运行智能课堂C++演示遇到报错怎么解决?
使用以下命令运行带有 person-detection-action-recognition-0006 模型的智能课堂 C++ 演示:
smart_classroom_demo.exe
发表于 03-05 07:13
zynq通过什么接口去控制DLP?
我是用ZYNQ控制DLP,DLP的投影,给sensor采集。我的问题是zynq通过什么接口去控制DLP。DLP和sensor没有物理连接,sensor会直接拍DLP的投影
发表于 02-21 06:56
基于Xilinx ZYNQ7000 FPGA嵌入式开发实战指南
电子发烧友网站提供《基于Xilinx ZYNQ7000 FPGA嵌入式开发实战指南.pdf》资料免费下载
发表于 12-10 15:31
•39次下载

Zynq-7000 Extensible Processing Platform in Action
评论