ADL5240 100MHz至4000MHz RF/IF数字控制VGA技术手册

概述
ADL5240是一款高性能数字控制可变增益放大器(VGA)，工作频率范围为100 MHz至4000 MHz。该VGA集成一个高性能、20 dB增益、内部匹配的放大器(AMP)和一个6位数字步进衰减器(DSA)，DSA以0.5 dB步长和±0.25 dB步长精度提供31.5 dB增益控制范围。DSA的衰减可以通过串行或并行接口进行控制。

增益模块和DSA在输入和输出端内部匹配至50 Ω，且均独立偏置。独立偏置允许使用ADL5240的全部或部分，这样通过设计即可轻松实现重用。ADL5240的引脚排列允许将增益模块或DSA设置为第一位，为VGA的信号链设计提供了极大的灵活性。

ADL5240的功耗仅为93 mA，采用4.75 V至5.25 V单电源供电。该VGA采用高效散热型5 mm × 5 mm、32引脚LFCSP封装，额定工作温度范围为−40℃至+85℃。同时提供配置齐全的评估板。
数据表：*附件：ADL5240 100MHz至4000MHz RF IF数字控制VGA技术手册.pdf

应用

• 无线基础设施
• 自动测试设备
• 射频/中频增益控制

特性

• 工作频率：100 MHz至4000 MHz
• 数字控制VGA，配有串行和并行接口
• 6位、0.5 dB数字步进衰减器
• 增益控制范围：31.5 dB；步长精度：±0.25 dB
• 可分别设置增益模块或数字步进衰减器为第一位
• 采用4.75 V至5.25 V单电源供电
• 增益控制范围：31.5 dB；步长精度：±0.25 dB
• 增益模块放大器规格
  增益：19.7 dB (2.14 GHz)
  OIP3：41.0 dBm (2.14 GHz)
  P1dB：19.5 dBm (2.14 GHz)
  噪声系数：2.14 GHz时，2.9 dB
• 低静态电流：93 mA
• 高效散热型5 mm × 5 mm、32引脚LFCSP封装
• 配套器件[ADL5243]集成¼ W驱动放大器以驱动增益模块和DSA的输出

框图

引脚配置描述

典型性能特征

应用电路
操作ADL.5240的基本连接如图34所示。

放大器偏置

ADL5240中放大器的直流偏置通过电感器L1提供，并连接到AMPOUT引脚。三个去耦电容（C3、C4和C5）用于防止射频信号传播到直流线路上。直流电源电压范围为4.75V至5.25V，应连接到VCC测试点进行评估板测试。

数字步进衰减器偏置

数字步进衰减器（DSA）的偏置通过VDD引脚提供。建议在VDD走线上至少放置一个去耦电容（C8）。电压范围为4.75V至5.25V，应连接到VDD测试点进行评估板测试。DSA在低至2.5V的直流电压下也能工作。

放大器射频输入接口

Pin 15是ADL5240中放大器的射频输入引脚。放大器在输入端内部匹配至50Ω，因此无需外部组件，仅需一个隔直电容（C1）。

放大器射频输出接口

Pin 10是ADL5240中放大器的射频输出引脚。放大器在输出端内部匹配至50Ω，因此无需外部组件，仅需一个隔直电容（C2）。偏置通过此引脚（一个检波器）提供。

DSA射频输入接口

Pin 4是ADL5240中DSA的射频输入引脚。DSA的输入阻抗在整个频率范围内接近50Ω，因此无需外部组件，仅需一个隔直电容（C6）。

DSA射频输出接口

Pin 21是ADL5240中DSA的射频输出引脚。DSA的输出阻抗在整个频率范围内接近50Ω，因此无需外部组件，仅需一个隔直电容（C7）。

DSA SPI接口

ADL5240的DSA可以工作在串行或并行模式。Pin 32（SEL）控制工作模式。选择串行模式时，将SEL连接到地；选择并行模式时，将SEL连接到VDD。并行模式下，Pin 25至Pin 30（D6至D1）为数据位，D6为最低有效位（LSB）。并行模式操作时，将Pin 31（D0）连接到地。串行模式下，Pin 29是锁存使能（LE）引脚，Pin 30是数据（DATA）引脚，Pin 31是时钟（CLK）引脚。Pin 26、Pin 27和Pin 28在串行模式下未使用，应连接到地。Pin 25（D6）在串行模式操作期间应连接到VDD。为防止噪声耦合到数字信号上，每条数据线上可使用一个RC滤波器。