AD9522-1 12路LVDS/24路CMOS输出时钟发生器，集成2.4 GHz VCO技术手册

概述
AD9522-1提供多路输出时钟分配功能，具有亚皮秒级抖动性能，并且片内集成锁相环（PLL）和电压控制振荡器（VCO）。片内VCO的调谐频率范围为2.27 GHz至2.65 GHz。也可以使用最高2.4 GHz的外部3.3 V/5 V VCO/VCXO。
数据表：*附件：AD9522-1 12路LVDS 24路CMOS输出时钟发生器，集成2.4 GHz VCO技术手册.pdf

AD9522串行接口支持SPI和I^2^C®端口。封装内EEPROM可以通过串行接口进行编程，存储用于上电和芯片复位的用户定义寄存器设置。

AD9522具有12路LVDS输出（分为四组）。任一路800 MHz LVDS输出均可重新配置为两路250 MHz CMOS输出。

每组输出均具有一个分频器，其分频比（从1至32）和相位（粗调延迟）均可以设置。

AD9522提供64引脚LFCSP封装，可以采用3.3 V单电源供电。外部VCO的工作电压最高可达5.5 V。

AD9522的额定工作温度范围为−40°C至+85°C标准工业温度范围。

AD9520-1是AD9522-1的等效产品，采用LVPECL/CMOS驱动器而非LVDS/CMOS驱动器。

1AD9520在本数据手册中泛指AD9522系列的所有器件。但是，使用AD9522-1时，它仅指AD9522系列的该特定器件。

应用

• 低抖动、低相位噪声时钟分配
• SONET、10Ge、10G FC和其它10 Gbps协议的时钟产生和转换
• 前向纠错（G.710）
• 为高速ADC、DAC、DDS、DDC、DUC、MxFE提供时钟
• 高性能无线收发器
• 自动测试设备（ATE）和高性能仪器仪表
• 宽带基础设施框图

框图

引脚配置描述

典型性能特征

术语解释

相位抖动和相位噪声

理想正弦波可被视为在每个周期内，相位随时间从0°到360°连续且均匀变化。然而，实际信号的相位随时间变化会偏离理想的相位变化，这种现象称为相位抖动。尽管有多种因素可导致相位抖动，但一个主要因素是随机噪声，其在统计学上具有高斯（正态）分布特征。

这种相位抖动会使正弦波在频率域的能量扩散，产生连续的功率谱。该功率谱通常表示为一系列数值，单位为dBc/Hz，即在给定频率偏移下，正弦波每1Hz带宽内的功率与载波频率功率的比值（以分贝表示）。每次测量时，还会给出与载波频率的偏移量。

对某一频率区间（如10 kHz到10 MHz）内的总功率进行积分是有意义的。这被称为该频率偏移区间上的积分相位噪声，它与时间抖动相关，因为相位噪声可直接关联到频率间隔。

相位噪声是一个会影响ADC、DAC和射频混频器性能的参数。它会降低转换器和混频器可实现的动态范围，尽管影响方式略有不同。

时间抖动

相位噪声是频域现象，在时域中表现为时间抖动。观察正弦波时，连续过零点的时间会发生变化。从正弦波来看，时间抖动是实际过零点时刻与理想（规则）过零点时刻的偏差。在这两种情况下，时间偏差都是时间抖动的体现。通常，这些时间偏差的随机变化以皮秒为单位，时间抖动以秒的均方根（rms）表示，或1秒内的高斯分布偏差。

在DAC或ADC的采样时钟上出现的时间抖动会降低信噪比（SNR）和动态范围。采样时钟的最低可能抖动能使给定转换器实现最高性能。

附加相位噪声

附加相位噪声是指可归因于被测器件或子系统的相位噪声量。测量时会减去任何外部振荡器或时钟源的相位噪声，这样就能结合系统中使用的各个振荡器和时钟源，预测器件对总系统相位噪声的贡献程度。在每种情况下，当某一元件主导系统相位噪声时，总相位噪声就是各个贡献者平方和的平方根。

附加时间抖动

附加时间抖动是指可归因于被测器件或子系统的时间抖动量。测量时会减去任何外部振荡器或时钟源的时间抖动，这样就能结合系统中使用的各个振荡器和时钟源，预测器件对总系统时间抖动的贡献程度。在许多情况下，时间抖动由外部振荡器和时钟源决定。