LTC6952具有11个输出并支持JESD204B/JESD204C协议的超低抖动、4.5GHz PLL技术手册
概述
LTC6952 是一款高性能、超低抖动 JESD204B/C 时钟生成和分配 IC。该器件包括一个锁相环 (PLL) 内核，由基准分频器、具有锁相指示器的相位频率检波器 (PFD)、超低噪声充电泵和整数反馈分频器构成。LTC6952 的 11 个输出可配置为最多 5 个 JESD204B/C subclass 1 器件时钟/SYSREF 对以及一个通用输出，或者就是 11 个面向非 JESD204B/C 应用的通用时钟输出。每个输出都有自己的可单独编程分频器和输出驱动器。所有输出也可以采用单独的粗略半周期数字延迟和精细模拟时间延迟实现同步，并设定为精确的相位对齐。
对于需要 11 个以上总输出的应用，可以使用 EZSync 或 ParallelSync 同步协议将多个 LTC6952 连接在一起。
数据表：*附件：LTC6952具有11个输出并支持JESD204B JESD204C协议的超低抖动、4.5GHz PLL技术手册.pdf
应用
- 高性能数据转换器时钟
- 无线基础设施
- 测试和测量
特性
- JESD204B/C，子类 1 SYSREF 信号生成
- 低噪声整数 N PLL
- 附加输出抖动 < 6fs
RMS- （集成带宽 = 12kHz 至 20MHz，f = 4.5GHz）
- 附加输出抖动 65fs
RMS(ADC SNR 方法) - EZSync ^™^ 、ParallelSync^™^ 多芯片同步
- –229dBc/Hz 归一化带内相位本底噪声
- –281dBc/Hz 归一化带内 1/f 噪声
- 11 个独立低噪声输出，具有可编程粗数字延迟和精细模拟延迟
- 灵活的输出可以用作套件时钟或 SYSREF 信号
- 基准输入频率达 500MHz
- LTC6952Wizard^™^ 软件设计工具支持
- 工作结温范围为 –40ºC 至 125°C
典型应用
引脚图
框图
时序图
应用电路
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
分频器
+关注
关注
43文章
536浏览量
52250 -
pll
+关注
关注
6文章
976浏览量
137567 -
时钟
+关注
关注
11文章
1953浏览量
134532
发布评论请先 登录
相关推荐
热点推荐
JESD204B的系统级优势
的引脚数。因此它能获得工程师的青睐和关注也就不足为奇了，它具备如下系统级优势：更小的封装尺寸与更低的封装成本：JESD204B 不仅采用 8b10b 编码技术串行打包数据，而且还有助于支持
发表于 09-18 11:29
JESD204B串行接口时钟的优势
都是基于这个版本设计的。本文就以JESD204B subclass1 来讨论时钟的时序需要以及TI 时钟芯片方案的实现。任何一个串行协议都离不开帧和同步，JESD204B 也不例外，也
发表于 06-19 05:00
JESD204C的标准和新变化
的选项。完整的JESD204C规范可通过 JEDEC获得。 本入门文章由两部分组成，旨在介绍JESD204C标准，着重说明其与JESD204B的不同之处，并详细阐明为达成上述目标、提
发表于 01-01 07:44
JESD204B协议有什么特点？
和 FPGA 至 DAC 链路问题的协议部分，这两种链路本来就是相同的 TX 至 RX 系统。作为一名应用工程师，所需要的就是了解其中的细微差别，这样才能充分利用 JESD204B 通过现有 LVDS 和 CMOS 接口提供的优势。J
发表于 04-06 06:53
如何采用系统参考模式设计JESD204B时钟
LMK04821系列器件为该话题提供了很好的范例研究素材，因为它们是高性能的双环路抖动清除器，可在具有器件和SYSREF时钟的子类1时钟方案里驱动多达七个JESD204B转换器或逻辑器
发表于 11-18 06:36
JESD204B协议介绍
栏目下阅读了各种技术文章及其它博客文章，明白了为什么 JESD204B 是 LVDS 和 CMOS 接口的后续产品。有一个没有深入讨论的主题就是解决 ADC 至 FPGA 和 FPGA
发表于 11-21 07:02
LTC6952 具有 11 个输出和 JESD204B/JESD204C 支持的超低抖动 4.5GHz PLL
电子发烧友网为你提供ADI(ti)LTC6952相关产品参数、数据手册，更有LTC6952的引脚图、接线图、封装手册、中文资料、英文资料，LTC69
发表于 02-22 15:53
LTC6952：超低抖动、4.5 GHz PLL，带11个输出和JESD204B/JESD204C支持数据表
LTC6952：超低抖动、4.5 GHz PLL，带11
发表于 04-22 15:52
•9次下载
LTC6953：超低抖动、4.5 GHz时钟分配器，带11个输出和JESD204B/JESD204C支持数据表
LTC6953：超低抖动、4.5 GHz时钟分配器，带11个
发表于 05-19 15:23
•14次下载
AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet
电子发烧友网为你提供ADI(ADI)AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet相关产品参数、数据手册，更有AD9207
发表于 10-16 19:02
从JESD204B升级到JESD204C时的系统设计注意事项
电子发烧友网站提供《从JESD204B升级到JESD204C时的系统设计注意事项.pdf》资料免费下载
发表于 09-21 10:19
•6次下载
JESD204B使用说明
能力更强，布线数量更少。 本篇的内容基于jesd204b接口的ADC和FPGA的硬件板卡，通过调用jesd204b ip核来一步步在FPGA内部实现高速ADC数据采集，jesd204b协议
LTC6953具有11个输出并支持JESD204B/JESD204C协议的超低抖动、4.5GHz时钟分配器技术手册
LTC6953 是一款高性能、超低抖动的 JESD204B/JESD204C 时钟分配 IC。LTC
LMK04828 超低噪声JESD204B兼容时钟抖动清除器技术手册
LMK0482x 系列是业界性能最高的时钟调节器，支持 JEDEC JESD204B。
PLL2 的 14 个时钟输出可配置为使用器件
工商网监
评论