一次性说清上拉电阻和下拉电阻

在电子元件领域，上拉电阻与下拉电阻并非独立的物理实体，而是依据电阻在不同电路场景中的功能定义。它们的本质仍是普通电阻，但在电路设计中扮演着关键角色。

上拉电阻和下拉电阻

上拉电阻和下拉电阻常用于偏置数字门的输入，用以防止它们在没有输入时随机浮动。当你使用它们时，你会得到一个稳定的“高”或“低”状态。相反，如果没有发生这种情况，则引脚上没有连接，程序读取高阻抗的“浮动”状态。上拉电阻：通过电阻将不确定的信号连接到VCC电源，并将其固定在高电平。功能：向上拉动将电流注入器件；灌电流；当带有上拉电阻器的IO端口设置为输入状态时，其正常状态为高电平。下拉电阻：通过电阻将某个信号线连接到固定的低电平GND，以将其空闲状态保持在低电平。功能：下拉是从器件输出电源；拉电流。当带有下拉电阻的IO端口设置为输入状态时，其正常状态为低，如下图。

上拉电阻和下拉电阻二者共同的作用是：避免电压的“悬浮”，造成电路的不稳定。

如下图所示，R1为上拉电阻，R2为下拉电阻。当R1的电阻在数百K时，它可以向信号线提供非常小的负载电流，负载电容器的充电相对较慢。在这一点上，电阻被称为弱上拉。

同样，如果下拉电阻很大，下拉速度相对较慢，此时的电阻称为弱下拉。如果上拉和下拉电平可以为芯片提供大电流，则此时的电阻称为强上拉或强下拉。

上拉电阻的作用

1. 提高输出的高电平：当TTL电路驱动COMS电路时，当TTL电路的输出电平低于COMS电路的最低高电平（通常为3.5V）时，必须在TTL的输出端连接上拉电阻，以提高输出值的输出电平。2. OC（集电极开路，TTL）门电路必须加上拉电阻，才能使用，因为管子没有电源就不能输出高电平。3. 为了提高输出引脚的驱动能力，一些MCU通常在引脚上使用上拉电阻。4. 在COMS芯片上，为了避免静电造成的损坏，不用的管脚不能悬空，通常，连接上拉电阻以降低输入阻抗并提供放电路径。同时，当引脚悬空时，相对容易接受外部电磁干扰（MOS器件具有高输入阻抗，非常容易受到外部干扰）。5. 芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。6. 提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。7. 长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效抑制反射波干扰。

上拉电阻和下拉电阻在OC/OD门的应用

所谓OC门就是Open Collector，集电极开路，如下图所示：

所谓OD门就是Open Drain，漏极开路，如下图所示：

因此，OC门是针对三极管来设计的，而OD门是为MOS管设计的。从OC门和OD电路可以看出，如果输入电平为H，则输出电平为L。如果输入电平为L，则输出电平处于不稳定状态，即处于易受外部干扰影响的高阻抗状态。OC门和OD门不具备输出高电平的能力。此时，如果在集电极或漏极上增加上拉电阻，如下图所示：

如果输入处于高电平，则输出保持低电平；如果输出低，则输出电平为VCC。此时，OC门和OD门具有输出高电平和低电平的功能，这些电平被固定的钳位到VCC或GND。上拉电阻阻值选择原则：1. 从节约功耗及芯片的灌电流能力考虑，电阻应当足够大；电阻大，电流小。2. 从确保足够的驱动电流考虑，电阻应当足够小；电阻小，电流大。3. 对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点，通常在1k到10k之间选取。对下拉电阻也有类似道理。4. 低功耗状态上拉下拉使用注意；带上拉或者下拉的IO口，在低功耗状态，或者配置使用的常态时，应根据IO口的状态进行相关的设置。如果IO端口处理不当，功耗就会被偷偷窃取。通常，IO内部或外部都有上拉和下拉电阻。例如，如果IO端口有一个10KΩ的上拉电阻，将引脚拉到3.3V，但当MCU切换到低功耗模式时，该IO端口被设置为低电平。根据欧姆定律，该引脚消耗3.3V÷10K=0.33mA电流。如果有四个或五个这样的IO端口，则会损失几毫安。因此，在实现低功耗之前，有必要逐一检查每个IO端口的状态：• 如果此IO口带上拉，请设置为高电平输出或者高阻态输入；• 如果此IO口带下拉，请设置为低电平输出或者高阻态输入；• 总而言之，不要把电流浪费在产生热量的功能上。IO口上拉与下拉电平与IC间的连接造成的相应功耗的损失。IO端口上下拉电阻的功耗相对明显。不太明显的因素：IO端口连接到外部IC时的功耗。如果IO端口具有内置上拉，但连接到IO的IC引脚具有内置下拉，则无论该引脚的输出电平如何，都不可避免地会产生一定量的功耗。所以，如果你遇到这样的情况，第一步是阅读外围IC的手册，确定这个引脚的状态并有一个清晰的认识；在使MCU进入睡眠状态之前，请设置MCU IO端口的上/下模式和I/O状态，以确保不消耗电源。

上拉电阻和下拉电阻的选型

1. 从功耗消耗的角度

上拉电阻连接到电源，下拉电阻连接到GND。在选择电阻时，有必要考虑电阻本身造成的损耗。例如，在按钮电路中，10K的电阻可以满足条件，20K的电阻也可以满足条件。然而，当电阻设置为20k时，电阻消耗的能量较低。在需要待机的电路中，有必要严格控制上拉和下拉电阻的值。

2. 从驱动能力的角度

驱动能力的大小和提供的电流有关系。例如，在OC和OD门电路中，如果上拉电阻太大，当输出为高时，它将无法为下一级提供大电流。

3. 从信号速率的角度

在I2C的总线上需要增加上拉电阻，如果上拉电阻太大，则会减慢信号从低电平转换到高电平的时间，减慢上升沿并影响信号上升速率。

总结

根据上文，对于上拉电阻，需要使用至少比输入引脚阻抗值小十倍的电阻器。对于工作电压为5V的逻辑器件，典型的上拉电阻值应在1~5kΩ之间。另一方面，开关和电阻传感器的典型上拉电阻值应在1~10kΩ之间。对于下拉电阻器，其电阻应始终大于逻辑电路的阻抗。否则，过大的电流将导致电压下降太多，引脚上的输入电压将保持在恒定的逻辑低值（无论开关是打开还是关闭）。