0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

智多晶XSTC_8B10B IP介绍

智多晶 来源:智多晶 2025-04-03 16:30 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

1智多晶 XSTC_8B10B IP

XSTC_8B10B IP(XSTC:XiST Transmission Channel)是智多晶开发的一个灵活的,轻量级的高速串行通信的IP。IP在具备SerDes(单通道或多通道)高速串行收发器之间构建出接口简单,低成本,轻量化的高速率数据通信通道,其系统如图 1-1所示:

fe2454f0-0f5f-11f0-9310-92fbcf53809c.png

图 1-1 XSTC_8B10B 系统概图

XSTC_8B10B IP自动初始化通道并维护通道的连接。XSTC通道伙伴是通信的两端,在通道间可以自由的传输数据。XSTC帧的长度是任意的,能在任意时间被打断。在有效数据间的间隙会自动插入的空闲来保持锁定和防止过度的电磁干扰。流控能用来降低传入的数据速率或通过信道发送简短的高优先级消息。

在没有数据时,空闲被发送来保持链路激活。XSTC_8B10B IP使用8B10B的编解码规则来探测单比特和多比特错误。过多的比特错误,断开连接,设备故障会导致IP断开复位并尝试重新初始化通道。

2典型应用场景

XTSC_8B10B IP 能广泛使用:

芯片-芯片连接:使用高速串行连接替代并行总线的连接,IP要求FPGA必须有SerDes高速串行收发器。

板-板和背板连接:IP能在速率和通道宽度上灵活配置,并在高性能系统中使用。

3XSTC_8B10B IP界面配置

可在选定的模式,然后修改可修改参数,两者配合达到对IP的配置使用。

fe6b1d04-0f5f-11f0-9310-92fbcf53809c.png

图 2-1 IP英文配置界面

fe89a198-0f5f-11f0-9310-92fbcf53809c.png

图 2-2 IP中文配置界面

XSTC_8B10B IP用户文档已随IP发布,可通过IP界面左下角的用户指南打开文档,内有IP详细使用说明。

名词解释:

XSTC:XiSTTransmissionChannel

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 收发器
    +关注

    关注

    10

    文章

    3794

    浏览量

    110556
  • IP
    IP
    +关注

    关注

    5

    文章

    1849

    浏览量

    154892
  • 总线
    +关注

    关注

    10

    文章

    3014

    浏览量

    91287
  • 串行通信
    +关注

    关注

    4

    文章

    602

    浏览量

    36974

原文标题:“芯”技术分享 | 智多晶 XSTC_8B10B IP介绍

文章出处:【微信号:智多晶,微信公众号:智多晶】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    USB3.0中8b/10b编解码器的设计

    为了在USB 3.0中实现数据的8 b/10 b编解码,把8b/10b编解码分解成5
    发表于 11-30 11:38 3939次阅读
    USB3.0中<b class='flag-5'>8b</b>/<b class='flag-5'>10b</b>编解码器的设计

    Aurora 8b/10b IP核问题

    小弟最近在调用Aurora 8b/10b IP模块时,在用modelsim功能仿真时,一切正常。 但是直接使用了例化后的example,并将Tx和Rx形成了回路下到FPGA板子上
    发表于 03-09 10:58

    Aurora IP 8b10b如何生成bitfile?

    我开发了一个应用程序,包括Userapp,Aurora IP 8b10b v8.3,两个FIFO(Tx和Rx)和sram模块。我使用ISim模拟了总应用程序。我得到了所需的结果。现在,我的疑问
    发表于 03-30 08:49

    如何使用Aurora 8B / 10B建立仅传输?

    直接在“aurora_8b10b_0_gt_common_wrapper.vhd”中实例化GTXE2_COMMON。我没有看到任何与GTXE2_COMMON有关的ip或xci文件。将不胜感激任何帮助。谢谢,马诺
    发表于 08-14 08:49

    怎么禁用Aurora IP Core 8B / 10B中的时钟补偿功能?

    大家好,我使用的是Vivado 2016.4和Virtex 7 XC7VX485T FPGA。我需要知道是否有一个选项可以禁用Aurora IP Core 8B / 10B中的时钟补偿功能。我可以看到
    发表于 08-18 09:43

    基于FPGA的8B10B编解码设计

    摘要:为提高8B10B编解码的工作速度和简化逻辑方法,提出一种基于FPGA的8B10B编解码系统设计方案。与现有的8B
    发表于 05-26 11:08 4308次阅读
    基于FPGA的<b class='flag-5'>8B</b>/<b class='flag-5'>10B</b>编解码设计

    Xilinx 提供的高速多状态编码8b_10b编码器

    Xilinx FPGA工程例子源码:Xilinx 提供的高速多状态编码8b_10b编码器
    发表于 06-07 15:07 26次下载

    8B_10B编码器新型算法结构的设计与实现

    8B_10B编码器新型算法结构的设计与实现_王方
    发表于 01-07 21:28 1次下载

    一种具有查错功能的10B_8B解码器设计

    一种具有查错功能的10B_8B解码器设计_邹陈
    发表于 01-07 21:39 2次下载

    基于LVDS总线和8b_10b编码技术的高速远距离传输设计_郭虎

    基于LVDS总线和8b_10b编码技术的高速远距离传输设计_郭虎锋
    发表于 01-13 21:40 3次下载

    基于PRBS的8B/10B编码器误码率为0设计

    基于减少8B/10B编码器占用的逻辑资源和保证该编码器误码率为0的目的,采用查表法和组合逻辑实现相结合的方法设计实现了符合嵌入式互连规范Rapidl0协议的8B/10B编码器,通过伪随
    发表于 11-06 17:04 7次下载
    基于PRBS的<b class='flag-5'>8B</b>/<b class='flag-5'>10B</b>编码器误码率为0设计

    8B10B译码和编码FPGA源代码资料免费下载

    本文档的主要内容详细介绍的是8B10B译码和编码的FPGA源代码资料免费下载。
    发表于 09-03 08:00 62次下载
    <b class='flag-5'>8B10B</b>译码和编码FPGA源代码资料免费下载

    高速串行通信常用的编码方式-8b/10b编码/解码解析

      论序 8b/10b编码/解码是高速串行通信,如PCle SATA(串行ATA),以及Fiber Channel中常用的编解码方式。在发送端,编码电路将串行输入的8比特一组的数据转变成10
    的头像 发表于 09-26 09:56 1.1w次阅读
    高速串行通信常用的编码方式-<b class='flag-5'>8b</b>/<b class='flag-5'>10b</b>编码/解码解析

    OBT1553B-10M-IP核用户手册(V2.1)

    OBT1553B-10M-IP核用户手册(V2.1)
    发表于 06-08 15:28 8次下载
    OBT1553<b class='flag-5'>B-10M-IP</b>核用户手册(V2.1)

    基于FPGA的Aurora 8b10b光通信测试方案

    本文开源一个FPGA高速串行通信项目:Aurora 8b10b光通信。7 Series FPGAs Transceivers Wizard IP是Xilinx官方7系列FPGA的高速串行收发器,本工程主要是围绕该IP核采用Viv
    的头像 发表于 10-01 09:48 9806次阅读
    基于FPGA的Aurora <b class='flag-5'>8b10b</b>光通信测试方案