0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

ALINX NVME SPCle IP 特性详解

FPGA技术专栏 来源:FPGA技术专栏 作者:FPGA技术专栏 2025-02-20 15:35 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

嵌入式设备、边缘计算、工业控制等领域快速崛起的同时,开发人员越来越多地面对一个问题:

硬件资源有限,但对高速存储的需求却越来越高。这些平台可能没有 PCIe 硬核,或者无法承担高昂的硬件成本。

NVMe SPCle IP 正是为这样的场景量身定制。通过结合 PCIe 软核 IP 与 NVMe 主机控制器,让开发人员在无硬核的情况下,也能轻松接入 NVMe SSD,突破了传统存储方案的硬件限制。

简单来说,NVMe SPCle IP 的存在,让高性能存储不再是高成本设备的专属。

ALINX NVMe SPCle IP 详情

wKgZO2e22yyAKwdCAAA5KiR0f00565.png

IP 资源消耗表

wKgZPGe22yyAGRKrAAAz_J02QPQ834.png

注:IP实际逻辑资源消耗受实例化中其他逻辑资源消耗影响

产品特性

功能实现:带有 PCIe 软核 IP 的 NVMe 主机控制器,实现不依靠 CPU 访问外置内存 NVMe SSD,自动初始化 NVMe 和 PCIe 链路硬件模块,自动提交和完成命令

兼容性:命令支持(Identify, Write, Read, Flush),支持 PCIe Gen 1.0-4.0,兼容 NVME 1.4 协议

性能参数:(1) 支持最大每个队列 65535 个 I/O 命令(2) 基于 PCIe3.0 X4 读写速率均可达到 3000 MB/s(3) MPSMIN (最小内存页传输大小):4 Kbyte(4) MDTS (最大数据传输大小):至少 128 Kbyte 或者没有限制(5) LBA 单元:512 字节或者 4096 字节

参考设计:XCZU19EG + FMC子板(FH1402)+SAMSUNG 980 M.2 SSD

技术支持:提供完备的技术支持与定制化设计服务

ALINX NVMe SPCle IP 应用交互

wKgZO2e22y2APBHHAABDLFcuh-U943.png

如图所示,ALINX NVMe SPCIe IP 包含的 PCIe 软核 IP,完成了 PCIe 协议的数据链路层和物理层的部分功能。其物理接口通过 PIPE 接口与 AMD PCIe PHY 连接,AMD PCIe PHY 包括收发器和均衡器逻辑,用于实现高速数据传输。

NVMe SPCIe IP 由 NVMe IP 和 PCIe 软核 IP 组成,因此 NVMe SPCIe IP 在功能上与 NVMe AXI IP 相似性。

下表显示了 NVMe SPCIe IP 和 NVMe AXI IP 的比较信息。

wKgZPGe22y2AbWKMAACcBvcJff0167.png

如图所示,NVMe SPCIe IP 的主要优点是不需要使用 PCIe 硬核 IP。因此,SSD 的最大数量不受 PCIe 硬核 IP 数量的限制,而是受收发器模块数量和资源的限制。但是 NVMe SPCIe IP 的资源消耗较 NVMe AXI IP 高,且仅支持 4 Lane PCIe Gen3 SSD。

ALINX NVMe IP 选型

ALINX 推荐在需要大容量存储和高速存储的应用场景中,优先使用不包含 PCIe 硬核 IP 的低成本 FPGA

当用户所选设备没有足够的 PCIe 硬核 IP 来连接所有 NVMe SSD 时,可以同时使用 NVMe AXI IP 和 NVMe SPCIe IP 进行系统设计,如下图所示。

wKgZO2e22y6ATlA7AAA35NlE_nw900.png

当所选 FPGA 器件已经集成了 PCIE 硬核 IP,并且数量足够时,建议使用 NVMe AXI IP 进行设计,以减少 FPGA 资源的占用。

有关 NVMe IP 的更多信息,您可以随时联系 ALINX 进行咨询(021-67676997)。ALINX 还可为您提供 FPGA 器件的参考设计评估服务,帮助您选择最合适的产品和方案。

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1656

    文章

    22304

    浏览量

    630765
  • 存储
    +关注

    关注

    13

    文章

    4707

    浏览量

    89625
  • IP
    IP
    +关注

    关注

    5

    文章

    1850

    浏览量

    154985
  • 高速存储
    +关注

    关注

    0

    文章

    15

    浏览量

    6061
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    NVMe over Fabrics 国产 IP:高性能网络存储解决方案

    近期发现NVMe over Fabrics只有国外知名FPGA厂家推出,2025年初给出补丁,但是听说面临无技术团队支持的窘境。 我们根据以往NVMe和RDMA 开发经验,推出国产化NVMe
    发表于 12-12 14:19

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0软核控制器IP,纯逻辑实现,AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    ,使用NVMe的多队列特性NVMe AXI4 Host Controller IP支持灵活配置DMA读写的通道个数,按照NVMe队列优先级
    发表于 11-14 22:40

    NVMe高速传输之摆脱XDMA设计30: NVMe 设备模型设计

    NVMe 设备模型一方面模拟 PCIe EP 设备功能, 另一方面模拟 NVMe 行为功能,实现 NVMe 协议事务的处理。 PCIe EP 设备具有 TYPE0 类型的配置空间, 要模拟NV
    发表于 09-29 09:31

    NVMe高速传输之摆脱XDMA设计23:UVM验证平台

    验证的硬核 IP,因此在验证过程中可以只使用其接口进行模拟,这将极大减小验证平台复杂度和构建难度,同时对验证的完备性影响较小.验证平台由 UVM 验证包、DUT、AXI BRAM IPNVMe
    发表于 08-26 09:49

    转让一块ALINX的FPGA开发板

    转让一块ALINX的AXKU040开发板,成色非常新,买来基本没用过
    发表于 08-02 16:53

    NVMe高速传输之摆脱XDMA设计18:UVM验证平台

    验证的硬核 IP,因此在验证过程中可以只使用其接口进行模拟,这将极大减小验证平台复杂度和构建难度,同时对验证的完备性影响较小.验证平台由 UVM 验证包、DUT、AXI BRAM IPNVMe
    发表于 07-31 16:39

    NVMe IP高速传输却不依赖XDMA设计之三:系统架构

    所设计的新系统架构中,Nvme over PCIe IP通过 PCIe 3.0x4 接口连接 NVMe固态硬盘, 并提供 AXI4-Lite 接口用于系统控制, 以及 AXI4 接口用于数据传输
    的头像 发表于 06-29 17:46 909次阅读
    <b class='flag-5'>NVMe</b> <b class='flag-5'>IP</b>高速传输却不依赖XDMA设计之三:系统架构

    NVMe IP高速传输却不依赖便利的XDMA设计之三:系统架构

    请求数据传输, 数据传输通过 AXI4总线接口对接用户逻辑, 使用突发传输提高数据传输性能。 图1 Nvme逻 辑加速IP系统架构图 新系统中,Nvme逻辑加速IP通过 PCIe 3.
    发表于 06-29 17:42

    NVMe协议研究扫盲

    电子科技大学的王琳琳基于Zynq完成了NVMe SSD的读写控制,通过在的PS端运行Linux系统,在PL端通过PCIe硬核IP连接NVMe SSD,实现了135 MB/s的写入速度和143 MB/s的读取
    发表于 06-02 23:28

    NVMe协议简介2

    NVMe指令提交与完成机制 NVMe指令提交与完成机制是NVMe协议的核心,该机制制定了NVMe指令的交互流程和处理步骤。在基于PCIe的NVMe
    发表于 05-15 23:15

    NVMe控制器IP设计之接口转换

    这是NVMe控制器IP设计系列博客之一,其他的见本博客或csdn搜用户名:tiantianuser。相关视频见B站用户名:专注与守望。 接口转换模块负责完成AXI4接口与控制器内部的自定义接口之间
    发表于 05-10 14:33

    NVMe IP开发速成: 三个月不是梦

    作为NVMe IP开发者,在构建IP时总是需要不断修改,然后编译上板测试,每一次编译,少则20分钟,多则两三个小时,对IP的热情总是在满怀期待的希望等待中磨灭,
    的头像 发表于 04-14 19:52 841次阅读
    <b class='flag-5'>NVMe</b> <b class='flag-5'>IP</b>开发速成: 三个月不是梦

    ALINX NVME SPCle IP特性详解

    在嵌入式设备、边缘计算、工业控制等领域快速崛起的同时,开发人员越来越多地面对一个问题。
    的头像 发表于 02-19 16:27 660次阅读
    <b class='flag-5'>ALINX</b> <b class='flag-5'>NVME</b> <b class='flag-5'>SPCle</b> <b class='flag-5'>IP</b><b class='flag-5'>特性</b><b class='flag-5'>详解</b>

    ALINX发布100G以太网UDP/IP协议栈IP

    ALINX近日宣布,基于AMD 100G以太网MAC IP,成功开发出全新的100G以太网UDP/IP协议栈IP核。该IP核在数据传输方面表
    的头像 发表于 01-07 11:25 1196次阅读

    盘点2024年度ALINX IP核/FMC子卡系列新品

    芯驿电子自 2012 年成立以来,旗下 AUMO 与 ALINX 两大品牌,在智能车载与 FPGA 行业解决方案领域持续深耕。
    的头像 发表于 01-02 09:30 1417次阅读
    盘点2024年度<b class='flag-5'>ALINX</b> <b class='flag-5'>IP</b>核/FMC子卡系列新品