IEDM2024:TSMC关于未来整体半导体产业分析

在技术推动下，半导体领域不断突破界限，实现人工智能（AI）、高性能计算（HPC）、5G/6G、自动驾驶、物联网（IoT）等领域的变革性应用。

AI Server ASP比General Server高很多,2022~2027年AI服务器单元复合年增长率为73%，收入复合年增长率为39%.

技术进步引发人工智能爆炸式增长,更多的计算，更高的内存带宽，更大规模的异构集成。

先进的逻辑和封装技术为人工智能加速器做出了关键贡献，性能、内存带宽和电源效率都不断提升。

NVIDIA从V100升级到Blackwell，TSMC制程从N12到N4P，都是基于CoWoS封装平台，晶体管数量翻了近10倍，存储带宽容量翻了5倍，TFLOPS/W也越来越大。

先进的逻辑和封装技术在交换机产品做出了关键贡献，SerDes性能、网络带宽和功耗方面不断提升。

AI数据中心需要强大后端数据流来支持繁重并行GPU通信，需要更快数据速率和更低功耗的交换机解决方案。

Broadcom交换机容量已经发展到51.2T，基于N5的BCM78900的serdes双向速率达到512*106G PAM4，虽然整体功耗为450W，但能耗0.88W/100G是降低的。

逻辑技术继续稳步发展，节点的减少意义重大，可以提高密度和能源效率。例如，7nm到5nm，可以增加1.83倍的逻辑密度和13%速率，同时能耗减少21%。如果进一步的，5nm到3nm，可以再次增加1.57倍的逻辑密度和11%速率，同时减少30% 能耗。

可以预见，如果把制程进一步减少，能获得更大收益。7nm到3nm仍是基于FinFET。今天，业界继续通过在3/2nm节点过渡到纳米片场效应晶体管（NSFET）器件来缩放晶体管尺寸。为了最大限度地利用器件架构和光刻技术的进步，DTCO至关重要，DTCO不仅推动逻辑技术的性能、功率和面积（PPA），而且还被扩展到优化系统级的性能和功率。

随着FinFET技术和纳米片架构的引入，互补场效应晶体管（CET）架构已经成为未来逻辑缩放的主要竞争者。虽然垂直堆叠的FET预计会增加工艺复杂性和制造成本，但它提供显着的密度优势，与传统CMOS结构相比，在相同栅极间距上，大约高1.5到2倍。

下图展示最先进的CFET逆变器，具有业界领先的48nm栅极间距，强大的电压转移特性（VTC）响应VDD高达1.2 V。这标志着单片CFET技术的开创性突破，为推动未来逻辑技术扩展的工艺架构奠定基础。

除了CEFET之外，对更高性能和更节能的逻辑技术的持续追求需要加速寻找超越硅基材料的通道材料。例如对于碳纳米管来说，通过特定的掺杂技术可以实现与PMOS相当的NMOS性能，增强其高电流密度能力。

互联创新是技术进步的另一个关键领域。下图突出显示该行业正在进行的几个新开发。通过使用低电阻材料和先进界面工程，MOL电阻降低了40%。正在探索一种新的二维材料，作为铜互连的优越替代品，这种材料在厚度减小的情况下，薄膜电阻率比铜低，提高整体性能。

另一个关键技术是BEOL工艺和背面功率传输。

下图展示最先进的2nm技术的横截面，该技术具有纳米片器件和背面功率传输。在晶圆的正面，纳米片器件通过结构和DTCO创新提供出色的功率效率。BEOL工艺和材料的创新有助于将RC延迟减少10%，逻辑密度增加3%至4%。在晶圆的背面，直接与器件接触可以保持栅极密度并保持器件宽度的灵活性。背面金属化增强功率传输，通过将前端路由专用于信号路径来提高芯片密度和性能。

为了释放异构集成的力量并将系统级性能提高十倍以上，3D堆叠和2.5D先进封装技术已经相继引入。TSMC提供CoWos先进2.5D封装以及SOIC的3D芯片堆叠技术，以适应不同客户需求。

先进的硅堆叠和封装技术，包括SoIC， InFO和CoWoS，继续积极地缩小芯片到芯片的互连间距，提供将3D互连密度再提高六个数量级的潜力，这些高级集成功能可提高数据传输速率、减少延迟、优化功耗并提高计算系统的整体性能。

3D堆叠技术提供一个新的维度，可以帮助密度和能效缩放。首款基于3D堆叠技术的用于数据中心的CPU于2022年发布，AI GPU于2023年发布。未来TSMC基于SOIC-X技术，可将间距减少到3um，将D2D互联达到100 million量级。

2.5D技术范围正在迅速扩大，以满足未来人工智能计算的集成需求。

光收发器对于未来的人工智能系统至关重要，可以实现芯片之间高速、低能耗和可靠的数据传输。硅光为系统技术改变新的传输方式。紧凑型通用光子引擎（COUPE）技术采用创新的SoIC-X工艺无缝堆叠电子和光子芯片，显著降低功耗和延迟。OE （Optical Engine）通过垂直堆叠，封装密度高，在电路板、封装和中介层相比在外形尺寸和功耗降低方面提供实质性好处.

为简化不同封装结构和配置的3D IC设计，需要创建一个可以提供异构集成所需的全面覆盖的技术平台。该平台包括先进逻辑技术，堆叠SoIC技术，集成嵌入式组件，连接到计算芯片和高性能存储器的RDL中间体，以及硅光引擎，以提供足够的I/O带宽以满足计算需求。

硅光技术将无源和有源光子器件集成到单个芯片中，包括光栅耦合器、调制器、波导和锗（Ge）光电二极管等组件，但激光源除外。TSMC的硅光利用先进的12英寸工艺技术，提供卓越的工艺能力和可控性。为客户能够设计单芯片光学引擎（OE）。

总之，在人工智能的推动下，到2030年半导体产业规模将达到1万亿美元，人工智能对数据中心、边缘设备、汽车和物联网产品具有变革性影响。逻辑、内存和封装技术的进步，为满足人工智能驱动的需求，绘制一条持续密度和能效扩展的道路。

参考文献

【1】SemiconductorIndustry Outlook and New Technology Frontiers Yuh-Jier Mii Taiwan SemiconductorManufacturing Company, Hsinchu, Taiwan. Contact email: [e-mail]