0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

芯驿电子 ALINX 推出全新 IP 核产品线,覆盖 TCP/UDP/NVMe AXI IP 核

FPGA技术专栏 来源:FPGA技术专栏 作者:FPGA技术专栏 2024-10-30 17:39 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

在创新加速的浪潮中,为更好地响应客户群需求,芯驿电子 ALINX 推出全新 IP 核产品线,致力于为高性能数据传输和复杂计算需求提供高带宽、低延迟的解决方案。发布的第一批 IP 核包括 10GBe/40GBe UDP 协议栈 IP 核、10GbE TCP/IP 协议栈 IP 核和 NVMe AXI IP 核。

ALINX 发布的 10GbE TCP/IP 协议栈 IP 核,能够实现符合 IEEE802.3 标准的完整协议栈,支持高达 9000 字节的 MTU,特别适用于需要大规模数据传输和实时视频处理的应用场景。

10GbE TCP/IP 协议栈 IP 核注重数据传输的可靠性,具备完整的 TCP 传输控制机制,包括流量控制、重传和保序,以确保数据的完整性和准确性。支持最多两条TCP 连接的设计使其能够在数据库同步、文件传输等应用中提供强劲稳定的传输性能。

ALINX 发布的 NVMe AXI IP 核,专注于加速存储访问,通过 PCIe 接口连接外部 NVMe SSD,支持自动链路初始化和 3000MB/s 的读写速率,充分满足高性能存储应用的需求。该 IP 核便于集成到 Xilinx 架构中,在数据中心和高性能计算应用中大幅提升存储效率。

凭借高效的设计和完备的技术支持服务,芯驿电子 ALINX 的 IP 核将帮助客户在复杂的计算和存储环境中实现性能优化与快速部署,推动企业在竞争激烈的市场中持续创新与突破。

以下为产品特性介绍,完整用户手册请联系销售工程师获取。

10GbE TCP/IP协议栈IP核

wKgaomch_neAR6kfAADEBVG6ueo794.png

产品特性

根据 OSI 分层模型实现符合 IEEE802.3 标准的 ARP、IPV4、ICMP、TCP 协议栈

支持 ARP,用于获取或发送 MAC 地址

支持 ICMP,用于响应 Ping 命令

作为 TCP 的 server,响应 client 的建联请求、断联请求,也可主动发起断联请求

ARP 报文应答支持所有来查询的应答,但只维护一个业务所用的 ARP 表

ARP 表未建立时,不响应建联请求

ARP 表已建立时,接受到配置的 TCP 监听请求后才会响应建联请求

10Gps 以太网连接,支持 TCP,IP 的校验和的产生与校验,CRC 由 MACIP 计算产生

基于 Xilinx 10G MAC IP 开发,支持最大 MTU 高达 9000 Bytes,最小 64 Bytes 的数据传输

TCP 数据报文的发送、接收、应答及心跳包的维护

TCP 传输中保序、重传、确认、快重传

TCP 传输中基于接收和发送窗口的流量控制

TCP 建联后,接收到客户端 RST 报文时,直接断开连接

最多支持两条 TCP 连接

用户接口为 AXI4stream 接口,协议栈利用 MACIP 产生的时钟 156.25MHz,10Gps 数据总线宽度 64 bit

TCP_IP 协议栈 IP core 内部数据为 8Bytes 对齐处理

应用场景

各类需要高速数据传输、高吞吐量的网络通信应用场景:

数据中心与云计算

4K/8K 视频传输与处理

高性能嵌入式系统

网络测试设备与网络监测

10GbE UDP协议栈IP核

wKgZomch_lyARQYKAADUjnb50hQ234.png

产品特性

根据 OSI 分层模型实现符合 IEEE802.3 标准的 ARP、IPV4、ICMP、UDP 协议栈

支持 ARP,用于获取或发送 MAC 地址

支持 ICMP,用于响应 Ping 命令

ARP 报文应答支持所有来查询的应答,可以缓存 10 个 ARP 表

ARP 表未建立时,不会发送 UDP 数据包

10Gps 以太网连接,支持 UDP,IP 的校验和的产生与校验,CRC 由 MACIP 计算产生

基于 Xilinx 10G MAC IP 开发,支持最大 MTU 高达 9000 Bytes,最小 64 Bytes 的数据传输

用户接口为 AXI4stream 接口,协议栈利用 MACIP 产生的时钟 156.25MHz,10Gbps 数据总线宽度 64 bit

40GbE UDP协议栈IP核

wKgaomch_j-AL2hlAADUSaAF8AQ099.png

产品特性

根据 OSI 分层模型实现符合 IEEE802.3 标准的 ARP、IPV4、ICMP、UDP 协议栈

支持 ARP,用于获取或发送 MAC 地址

支持 ICMP,用于响应 Ping 命令

ARP 报文应答支持所有来查询的应答,可以缓存 10 个 ARP 表

ARP 表未建立时,不会发送 UDP 数据包

40Gbps 以太网连接,支持 UDP,IP 的校验和的产生与校验,CRC 由 MACIP 计算产生

基于 Xilinx 40G MAC IP 开发,支持最大 MTU 高达 9000 Bytes,最小 64 Bytes 的数据传输

用户接口为 AXI4stream 接口,协议栈利用 MACIP 产生的时钟 312.5MHz,40Gbps 数据总线宽度 256 bit

应用场景

大规模数据中心和云计算

媒体和娱乐领域实时视频处理与传输

大规模 AI机器学习集群

工业物联网和自动化

科研、医疗成像、基因测序等

NVMe AXI IP

wKgaomch_hOAOsXgAAC4qOjr_ko262.png

产品特性

实现不依靠 CPU 通过 PCIe 访问外部内存 NVMe SSD

支持命令:Identify, Write, Read, and Flush

支持 PCIe Gen 1.0,2.0,3.0,4.0

兼容 NVM Express 1.4 协议

自动初始化 NVMe 和 PCIe 链路硬件模块

自动的提交和完成命令

支持最大每个队列 65535 个 I/O 命令

基于 PCIe3.0 X4 读写速率均可达到 3000MB/s

MPSMIN(最小内存页传输大小):4Kbyte

MDTS(最大数据传输大小):至少 128Kbyte 或者没有限制

LBA 单元:512 字节或者 4096 字节

NVMe IP 支持两个版本,包括 AXI FULL 版本和 AXI Stream 版本

实现的参考设计:XCZU19EG+FMC子板(FH1402)+SAMSUNG 980 M.2 SSD

提供完备的技术支持与定制化设计服务

应用场景

智能监控

医疗设备

工业自动化


审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1655

    文章

    22283

    浏览量

    630222
  • IP核
    +关注

    关注

    4

    文章

    339

    浏览量

    51715
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    基于AXI DMA IP的DDR数据存储与PS端读取

    添加Zynq Processing System IP,配置DDR控制器和时钟。7000系列的Zynq可以参考正点原子DMA回环测试设置。
    的头像 发表于 11-24 09:25 2630次阅读
    基于<b class='flag-5'>AXI</b> DMA <b class='flag-5'>IP</b><b class='flag-5'>核</b>的DDR数据存储与PS端读取

    使用AXI4接口IP进行DDR读写测试

    本章的实验任务是在 PL 端自定义一个 AXI4 接口的 IP ,通过 AXI_HP 接口对 PS 端 DDR3 进行读写测试,读写的内存大小是 4K 字节。
    的头像 发表于 11-24 09:19 2747次阅读
    使用<b class='flag-5'>AXI</b>4接口<b class='flag-5'>IP</b><b class='flag-5'>核</b>进行DDR读写测试

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0软控制器IP,纯逻辑实现,AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    工作,可以开始提供对PCIe SSD的读写、擦除、复位、断电、SMART、Device Self-test操作。图 2 NVMe AXI4 Host Controller IP结构框图3产品
    发表于 11-14 22:40

    VDMA IP简介

    VDMA端口信号 S_AXI_LITE:PS端可以通过AXI_LITE协议对IP进行控制; S_AXIS_S2MM:视频流(AXI
    发表于 10-28 06:14

    Vivado浮点数IP的握手信号

    Vivado浮点数IP的握手信号 我们的设计方案中,FPU计算单元将收到的三条数据和使能信号同步发给20多个模块,同时只有一个模块被时钟使能,进行计算,但结果都会保留,发给数选。计算单元还需接受
    发表于 10-24 07:01

    NVMe IP高速传输却不依赖XDMA设计之三:系统架构

    所设计的新系统架构中,Nvme over PCIe IP通过 PCIe 3.0x4 接口连接 NVMe固态硬盘, 并提供 AXI4-Lite 接口用于系统控制, 以及
    的头像 发表于 06-29 17:46 887次阅读
    <b class='flag-5'>NVMe</b> <b class='flag-5'>IP</b>高速传输却不依赖XDMA设计之三:系统架构

    NVMe IP高速传输却不依赖便利的XDMA设计之三:系统架构

    请求数据传输, 数据传输通过 AXI4总线接口对接用户逻辑, 使用突发传输提高数据传输性能。 图1 Nvme逻 辑加速IP系统架构图 新系统中,Nvme逻辑加速
    发表于 06-29 17:42

    VIVADO自带Turbo译码器IP怎么用?

    turbo 译码器IP没有输出,不知道哪里出了问题,有经验的小伙伴帮忙看看啊 搭建了turbo 译码器IP测试工程,用Matlab产生的数据源,调用turbo编码器生成编码数据,将
    发表于 06-23 17:39

    NVMe IPAXI4总线分析

    广泛应用 。随着时间的推移,AXI4的影响不断扩大。目前,由Xilinx提供的大部分IP接口都支持AXI4总线,使得系统中不同模块之间的互连更加高效。这也让基于这些IP的开发变得更加快
    发表于 06-02 23:05

    NVMe控制器IP设计之接口转换

    这是NVMe控制器IP设计系列博客之一,其他的见本博客或csdn搜用户名:tiantianuser。相关视频见B站用户名:专注与守望。 接口转换模块负责完成AXI4接口与控制器内部的自定义接口之间
    发表于 05-10 14:33

    一文详解Video In to AXI4-Stream IP

    Video In to AXI4-Stream IP用于将视频源(带有同步信号的时钟并行视频数据,即同步sync或消隐blank信号或者而后者皆有)转换成AXI4-Stream接口形
    的头像 发表于 04-03 09:28 2238次阅读
    一文详解Video In to <b class='flag-5'>AXI</b>4-Stream <b class='flag-5'>IP</b><b class='flag-5'>核</b>

    ALINX NVME SPCle IP 特性详解

    NVMe SPCle IP 正是为这样的场景量身定制。通过结合 PCIe 软 IPNVMe 主机控制器,让开发人员 在无硬核的情
    的头像 发表于 02-20 15:35 783次阅读
    <b class='flag-5'>ALINX</b> <b class='flag-5'>NVME</b> SPCle <b class='flag-5'>IP</b> 特性详解

    Web端TCP/UDP测试工具!小白必学~

    测试工具作为TCP server进行测试。 ▼   TCP测试示例   ▼ 01. 打开TCP/UDP web测试工具,点击【打开TCP】按
    的头像 发表于 01-08 18:17 1982次阅读
    Web端<b class='flag-5'>TCP</b>/<b class='flag-5'>UDP</b>测试工具!小白必学~

    ALINX发布100G以太网UDP/IP协议栈IP

    ALINX近日宣布,基于AMD 100G以太网MAC IP,成功开发出全新的100G以太网UDP/IP协议栈
    的头像 发表于 01-07 11:25 1177次阅读

    盘点2024年度ALINX IP/FMC子卡系列新品

    驿电子自 2012 年成立以来,旗下 AUMO 与 ALINX 两大品牌,在智能车载与 FPGA 行业解决方案领域持续深耕。
    的头像 发表于 01-02 09:30 1388次阅读
    盘点2024年度<b class='flag-5'>ALINX</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b>/FMC子卡系列新品