0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

用硬件fpga实现蜜罐技术的这些要点,学到就赚了

电子设计 来源:互联网 作者:佚名 2017-12-15 10:12 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

1. 项目背景

蜜罐技术由来已久,蜜罐(Honeypot)是一种在互联网上运行的计算机系统。它是专门为吸引并诱骗那些试图非法闯入他人计算机系统的人(如电脑黑客)而设计的,蜜罐系统是一个包含漏洞的诱骗系统,它通过模拟一个或多个易受攻击的主机,给攻击者提供一个容易攻击的目标。由于蜜罐并没有向外界提供真正有价值的服务,因此所有对蜜罐尝试都被视为可疑的。蜜罐的另一个用途是拖延攻击者对真正目标的攻击,让攻击者在蜜罐上浪费时间。简单点一说:蜜罐就是诱捕攻击者的一个陷阱。根据蜜罐与攻击者之间进行的交互,可以分为3类:低交互蜜罐,中交互蜜罐和高交互蜜罐。

目前市面上的蜜罐都是利用软件来实现的,软件有它速度慢、依赖性强、程序复杂等弱点,基于蜜罐需要快速大量的数据匹配(入侵审计等)和安全的系统(简单),我们想到可以用硬件FPGA实现蜜罐技术。目前用硬件实现蜜罐技术在网络和相关书籍杂志上都不曾出现过。

2.项目目标

作为我们用XILINUX公司的SPARTEN-3E实验板来做的这次实验,我们在基本的低交互蜜罐的基础上,自己编写了操作系统和内核,做到了高交互的蜜罐系统。

3.项目的主要内容

本项目一共分为三部分

a.蜜墙的设定

功能:

利用FPGA实现IDS和入侵检测、入侵审计的功能

防止黑客利用蜜罐作为跳板攻击服务器

b.蜜罐的构建

功能:

用FPGA模拟出一个真实的操作系统

在FPGA实验板上用操作系统建立一个高交互的蜜罐,让黑客攻击

c.数据的采集和分析

功能:

把蜜罐上的有效数据安全的转移到其他地方

研究并分析黑客或木马病毒的攻击行为

4.项目关键技术及创新点的论述

关键技术包括:IDS入侵检测、入侵审计、蜜罐技术及其相关的日志记录分析,honeynet和蜜墙功能。

国内目前还没有任何用FPGA或者相关的硬件平台来实现蜜罐、蜜墙,所有的蜜罐技术都是基于在软件平台上的实现。同时,FPGA的终端安全防护一直处于被动防护的状态,如果可以用蜜罐技术,就能把终端防护由被动变为主动,能加有效安全得保护终端的安全。

5.项目的成果

我们最终完成了项目主要工作中的功能实现,并对于整个蜜罐蜜墙所组成的系统用不同的攻击手段进行了测试,测试结果表明,我们用FPGA实现的这套系统可以完成期望的目标。

1.采用FPGA实现蜜墙技术,几乎包含现在终端攻击中全部的攻击方式的入侵检测。

2.利用蜜墙将攻击诱导到FPGA实现的蜜罐上。

3.实现了日志记录,检测并分析攻击的特征和方式,来更进一步了解攻击,为今后的防御赢得主动。

需求分析和项目目标

1.1 需求分析

蜜罐发展的3个过程:

低交互蜜罐最大的特点是模拟。蜜罐为攻击者展示的所有攻击弱点和攻击对象都不是真正的产品系统,而是对各种系统及其提供的服务的模拟。由于它的服务都是模拟的行为,所以蜜罐可以获得的信息非常有限,只能对攻击者进行简单的应答,它是最安全的蜜罐类型。

中交互是对真正的操作系统的各种行为的模拟,它提供了更多的交互信息,同时也可以从攻击者的行为中获得更多的信息。在这个模拟行为的系统中,蜜罐可以看起来和一个真正的操作系统没有区别。它们是真正系统还要诱人的攻击目标。

高交互蜜罐具有一个真实的操作系统,它的优点体现在对攻击者提供真实的系统,当攻击者获得ROOT权限后,受系统,数据真实性的迷惑,他的更多活动和行为将被记录下来。缺点是被入侵的可能性很高,如果整个高蜜罐被入侵,那么它就会成为攻击者下一步攻击的跳板。

但是,如果我们有一个蜜墙来有效的防治黑客利用蜜罐作为跳板,那么就可以很好的解决高交互蜜罐的缺点,让蜜罐真正变成一个我们可以控制的安全的陷阱。并且我们用硬件实现蜜罐技术,比用软件在速度上快数百倍,FPGA上可以安装实时性操作系统,并且硬件比软件在程序上更简单、更基础,防护效果更好。

1.2实现的功能目标

用FPGA实现高交互的蜜罐技术并实现蜜墙功能,通过对硬件的底层编程实现

1.3项目可行性分析

因为用硬件实现蜜罐技术在目前世界、至少是中国网站上没有出现过,属于首创,里面的很多技术问题尤其是软件到硬件的编程和实现是我们所面临的主要问题,但是硬件的速度快,结构简单,实时性好,这些特点我们可以充分利用在蜜罐和蜜墙上,来实现我们的硬件蜜罐,比软件实现的优势还是非常的明显的。

项目总体设计

2.1总体结构图

2014109134452835.jpg

上面是我们大致的系统架构图。我们可以看到,以太网相当于外网通过路由器首先经过我们用FPGA实现的蜜墙。他具有IDS、入侵检测、入侵审计等多种功能,最重要的是,高交互的蜜罐很容易在被攻破以后被黑客作为攻击主服务器的跳板,但是蜜墙就可以做好很好的防止从蜜罐到服务器的攻击,简单的说,他对于蜜罐是一个只进不出的防火墙。

数据流经过了蜜墙以后,我们对数据进行分析,当没有发现攻击信息的时候,数据流作为正常数据通过蜜墙发给服务器,如果我们检测出了入侵攻击,那么蜜墙会利用IP欺骗技术把攻击的数据流引到蜜罐上,这样黑客攻击的就只能是蜜罐而无法接触到真正的服务器。

在蜜罐上,我们进行实时监控,黑客的一举一动都在我们的监视下,通过安全的途径把蜜罐上的信息导出,我们可以分析这些信息对黑客的行为进行了解和掌握,并以此来对未来其他的攻击方式进行主动的防御。

FPGA硬件实现带网络连接的操作系统内核

3.1系统硬件的基本构成与配置

系统的硬件设计使用 Xilinx Platform Studio 集成开发环境中的 Base System Builder 进行配置。完成设计的系统框图如图XX所示。

2014109134452873.jpg

系统硬件框图

整个系统硬件的核心是Microblaze 处理器,处理器的基本配置和主要外设包括:

3.2 硬件功能与指标

一、Microblaze 处理器:

处理器总线频率: 66.7 MHz;

片上内存(BRAM):16KB;

由于Spartan-3e XC3S500E 的BRAM资源有限,没有选择 Cache 功能;

二、基本外设配置:

(1)串口:RS232_DCE

波特率:115200,使用中断;

(2)以太网MAC:

使用 Xilinx Ethernet_MAC IP,其配置参数为:No DMA,使用中断,并选择 FIFO 方式,以满足在 Xilkernel 系统下,使用lwIP 进行 socket 编程的需求;

(3)定时器

采用一个32位定时器,并使用中断。

(4)DDR_SRAM:

使用开发板上的 32Mx16内存,并配置为 OPB DDR。

此外,系统硬件中还包括:中断控制器、8个与通用I/O连接的LED,以及调试模块。更为详尽的硬件平台细节,可以参照系统的硬件描述文件(MHS)。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1656

    文章

    22290

    浏览量

    630400
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    嵌入式和FPGA的区别

    嵌入式系统与FPGA的核心差异:软件定义功能VS硬件可重构。嵌入式适合通用计算,开发门槛低;FPGA凭借并行处理实现纳秒级响应,但成本高、开发难。二者融合的SoC器件正成为未来趋势,平
    发表于 11-19 06:55

    复杂的软件算法硬件IP核的实现

    Compiler)将算法编译转化为可综合的 Verilog 文本,进而通过 FPGA硬件实现算法。 1.C to Hardware 技术简介 AltiumDesign
    发表于 10-30 07:02

    如何利用Verilog HDL在FPGA实现SRAM的读写测试

    本篇将详细介绍如何利用Verilog HDL在FPGA实现SRAM的读写测试。SRAM是一种非易失性存储器,具有高速读取和写入的特点。在FPGA实现SRAM读写测试,包括设计SRA
    的头像 发表于 10-22 17:21 3967次阅读
    如何利用Verilog HDL在<b class='flag-5'>FPGA</b>上<b class='flag-5'>实现</b>SRAM的读写测试

    使用Verilog在FPGA实现FOC电机控制系统

    在自动驾驶、电动滑板车、无人机甚至工业自动化领域,高性能电机控制是不可或缺的核心技术。而如果你对硬件有足够的热情,你会发现:传统 MCU 实现 FOC(Field-Oriented
    的头像 发表于 08-21 15:27 4818次阅读
    使用Verilog在<b class='flag-5'>FPGA</b>上<b class='flag-5'>实现</b>FOC电机控制系统

    ADC和FPGA之间LVDS接口设计需要考虑的因素

    本文描述了ADC和FPGA之间LVDS接口设计需要考虑的因素,包括LVDS数据标准、LVDS接口数据时序违例解决方法以及硬件设计要点
    的头像 发表于 07-29 10:01 5028次阅读
    ADC和<b class='flag-5'>FPGA</b>之间LVDS接口设计需要考虑的因素

    PCB抄板全流程解析:从拆解到测试,技术要点全揭秘!

    一站式PCBA加工厂家今天为大家讲讲PCB抄板的完整流程是什么?PCB抄板的完整流程与技术要点。PCB抄板(又称电路板克隆、逆向工程)是通过反向技术手段对现有电路板进行解析,实现1:1
    的头像 发表于 07-26 16:22 1231次阅读

    基于Matlab与FPGA的双边滤波算法实现

    前面发过中值、均值、高斯滤波的文章,这些只考虑了位置,并没有考虑相似度。那么双边滤波来了,既考虑了位置,有考虑了相似度,对边缘的保持比前几个好很多,当然实现上也是复杂很多。本文将从原理入手,采用Matlab与FPGA设计
    的头像 发表于 07-10 11:28 4094次阅读
    基于Matlab与<b class='flag-5'>FPGA</b>的双边滤波算法<b class='flag-5'>实现</b>

    基于FPGA的压缩算法加速实现

    本设计中,计划实现对文件的压缩及解压,同时优化压缩中所涉及的信号处理和计算密集型功能,实现对其的加速处理。本设计的最终目标是证明在充分并行化的硬件体系结构 FPGA
    的头像 发表于 07-10 11:09 2092次阅读
    基于<b class='flag-5'>FPGA</b>的压缩算法加速<b class='flag-5'>实现</b>

    火爆开发中 | 开源FPGA硬件板卡,硬件第一期发布

    参考。该书不仅从宏观市场角度分析整个FPGA市场及发展,并从硬件架构原理及软件使用方法多个层面阐述FPGA开发的各个方面,并以紫光同创FPGA的器件特性作为分析案列,深入浅出讲解
    发表于 07-09 13:54

    解锁CAN接口开发高效路径!五个核心要点一次讲透

    高效开发CAN接口,关键在于把握协议基础、硬件适配、错误管理、性能优化与调试五大核心要点。下面将逐一剖析每个环节的技术细节与实践方法,助力开发者快速突破难点,实现可靠通信。 在Air7
    的头像 发表于 06-23 16:08 1000次阅读
    解锁CAN接口开发高效路径!五个核心<b class='flag-5'>要点</b>一次讲透

    防水变压器安装总踩坑?这些要点不看亏大了!

    在波涛汹涌的海上,船防水变压器一旦安装调试出问题,那就是“屋漏偏逢连夜雨”,分分钟影响整船设备运转。尤其是船日用变压器,每天都得稳定输出,可别让安装不当成了“拖后腿”的存在。那么,安装和调试船
    的头像 发表于 06-20 10:23 506次阅读
    船<b class='flag-5'>用</b>防水变压器安装总踩坑?<b class='flag-5'>这些</b><b class='flag-5'>要点</b>不看亏大了!

    FPGA从0到1学习资料集锦

    附开发指南+电路图集+例程源码 本文叙述概括了 FPGA 应用设计中的要点,包括,时钟树、FSM、latch、逻辑仿真四个部分。 FPGA 的用处比我们平时想象的用处更广泛,原因在于其中集成的模块
    发表于 05-13 15:41

    MRAM存储替代闪存,FPGA升级新技术

    优化的架构设计和成熟的制程技术,具备内置的硬擦除器、错误检测和校正机制,为用户提供了可靠的开发环境。用户可利用最新的Radiant工具,直接实现MRAM的编程接口,支持多种存储容量和数据速率。利用这些
    发表于 03-08 00:10 1641次阅读

    基于FPGA实现图像直方图设计

    简单,单采用FPGA实现直方图的统计就稍显麻烦。若使用Xilinx和Altera的FPGA芯片,可以使用HLS来进行图像的加速处理。但这暂时不是我的重点。 C语言
    的头像 发表于 12-24 10:24 1210次阅读
    基于<b class='flag-5'>FPGA</b><b class='flag-5'>实现</b>图像直方图设计

    FPGA驱动AD芯片之实现与芯片通信

    概述: 利用FPGA实现AD芯片的时序,进一步实现与AD芯片数据的交互,主要熟悉FPGA对时序图的实现,掌握时序图转换Verilog
    的头像 发表于 12-17 15:27 1524次阅读
    <b class='flag-5'>FPGA</b>驱动AD芯片之<b class='flag-5'>实现</b>与芯片通信