0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Allegro X 23.11 版本更新 I PCB 设计:与器件关联的动态禁布区

深圳(耀创)电子科技有限公司 2024-08-03 08:12 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

基于 Allegro X 23.11 版本更新,我们将通过实例讲解、视频演示让您深入了解 Allegro X System Capture、Allegro X PCB Designer、Allegro X Pulse 产品的新功能及用法,助力您提升设计质量和设计效率。

Allegro X PCB Designer

系统级 PCB 设计

与器件关联的动态禁布区

23.11 版本中,我们可以为器件整体增加一个禁布区,禁止其他信号出现在该器件的本体下方;同时,禁布区是随着器件动态更新的:比如我们移动/mirror器件时,禁布区会随着器件移动/mirror而不是留在原地。

此外,我们也可以为器件的引脚设定禁布区,这些设定有利于帮助我们有效提升高速信号的设计效率。

Allegro X 23.1.1 版本是在 Allegro X 23.1 版本基础上的又一次更新升级!

Allegro X 23.1 版本为 PCB 和系统设计的工程师提供集成了逻辑/物理设计、系统分析和设计数据管理的系统设计平台和新的技术升级。


全新的 EE 控制面板,可进行版图规划和输入分析;集成的 X AI 技术,能自动完成元件放置、电源网络分配和布线;升级更新的 Allegro X System Capture、Allegro X Pulse 数据管理和云连接等主要产品,能确保您获得迄今为止最强大的 Allegro 性能,将整体设计生产力提高 4 倍。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PCB设计
    +关注

    关注

    396

    文章

    4939

    浏览量

    95780
  • allegro
    +关注

    关注

    42

    文章

    773

    浏览量

    150511
  • 器件
    +关注

    关注

    4

    文章

    370

    浏览量

    28863
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    12:如何把 PCB 上的铜皮扩大或缩小 I 芯巧Allegro PCB 设计小诀窍

    背景介绍:我们在进行PCB设计时,经常需要等比例的将PCB上的铜皮扩大或者缩小,例如对按板框形状添加的Route keepin或者Package keepin区域进行内缩,而Allegro P
    发表于 04-16 17:08

    11:如何在 Allegro 中添加自定义的测试点 I Allegro PCB 设计小诀窍

    背景介绍: 为了对加工后的PCB性能进行测试,我们在进行PCB设计时,通常会在PCB上一些关键位置添加测试点,Allegro PCB设计工具
    发表于 04-16 17:07

    10.如何在Allegro中快速精准移动器件?| 芯巧Allegro PCB 设计小诀窍

    ,这时我们就需要用到Allegro PCB设计工具提供的Move+Command的方式来实现快速精准移动器件
    发表于 04-10 11:00

    06. 如何把 PCB板 上的封装一次性导出?| 芯巧Allegro PCB 设计小诀窍

    背景介绍:在进行PCB设计时,经常需要从已有PCB上导出封装,利用这些封装进行新的设计,或者将这些封装修改后,再更新PCB上,而Allegro
    发表于 04-09 17:21

    03. 如何把 PCB 板上的线变成铜皮?| 芯巧Allegro PCB 设计小诀窍

    Allegro 22.1版本新增了Convert功能,可以实现Shapes/Vias/Line/Cline/Pads的相互转换。步骤一:打开PCB文件,选择Tools-Convert-Cline/Line
    发表于 04-03 16:40

    02. 如何在 Allegro 中快速自定义字体?| 芯巧Allegro PCB 设计小诀窍

    Allegro PCB设计小诀窍系列--如何在Allegro中快速自定义字体背景介绍:在进行PCB设计时,设计人员通常会在PCB上添加各种丝
    发表于 04-03 16:34

    01. 如何在 Allegro 中快速区别不同网络?| 芯巧Allegro PCB 设计小诀窍

    Allegro PCB设计小诀窍系列--如何在Allegro中快速区别不同网络背景介绍:Allegro PCB设计工具可以通过高亮操作将选中
    发表于 04-03 15:51

    SiC 逆变器的动态死区补偿算法优化:提升非线性的电流波形质量

    SiC 逆变器的动态死区补偿算法优化:提升非线性的电流波形质量 1. 绪论:宽带半导体与逆变技术的代际演进 在当代电力变换领域,功率半导体器件的物理极限决定了逆变器的性能上限。从第
    的头像 发表于 04-01 07:47 1789次阅读
    SiC 逆变器的<b class='flag-5'>动态</b>死区补偿算法优化:提升非线性<b class='flag-5'>区</b>的电流波形质量

    【工具升级】 I Allegro X 新功能汇总,高效完成一体化系统设计

    平台25.1版本进一步加速了高级设计流程,大幅提升用户设计效率。本次更新在基板布线、库集中化管理、印刷电路板(PCB)与先进封装设计(APD)编辑,以及系统级设计
    的头像 发表于 01-23 20:07 1067次阅读
    【工具升级】 <b class='flag-5'>I</b> <b class='flag-5'>Allegro</b> <b class='flag-5'>X</b> 新功能汇总,高效完成一体化系统设计

    allegro17.2版本pcb里编辑器件焊盘,不显示焊盘数据

    allegro17.2版本pcb里编辑器件焊盘,不显示焊盘数据,重装软件也一样,是不是哪没设置好
    发表于 01-19 20:27

    allegro导出STEP器件丢失、错乱问题

    allegro 17.4版本使用3D Canvas查看正常,但是导出STEP文件以后,芯片的3D模型没有,还有一个大器件坐标不对,还有一个黑黑的东西不知道是什么,仔细看里面好像有芯片的3D模型,但是位置也不对,研究了好久,不知道
    发表于 10-30 15:36

    如何应对负载的关联性和动态变化?

    应对负载的关联性(多负载相互影响)和动态变化(负载新增 / 老化 / 工艺调整),需建立 “关联映射→动态监测→联动调整→持续优化” 的闭环体系,核心是从 “孤立分析单负载” 转向 “
    的头像 发表于 10-10 17:06 883次阅读

    2025IEEE亚洲宽带功率器件及应用研讨会落幕

    2025 年 8 月 15 日至 17 日,2025 IEEE 亚洲宽带功率器件及应用研讨会(WiPDA Asia 2025)在北京国际会议中心成功举办。 本次功率器件研讨会由 IEEE 电力
    的头像 发表于 08-28 16:00 873次阅读
    2025IEEE亚洲宽<b class='flag-5'>禁</b>带功率<b class='flag-5'>器件</b>及应用研讨会落幕

    Allegro更新原理图导入网表后,Xnet混乱何解?

    更新原理图后导入网表后,Allegro莫名其妙将原本组合好的Xnet的差分自动组合成新的Xnet。这些Xnet是没有模型存在的(去掉过模型导入的),现在就是组合成一个Xnet后差分设置不了。按照
    发表于 07-25 15:15

    Allegro Skill布线功能-添加差分过孔

    它还能优化差分信号的回流路径,降低过孔寄生效应,减少信号反射和阻抗不连续性。通过这些措施,差分信号的传输质量得以提升,从而满足高速信号传输的要求。 那么可以通过FanySkill中“布线功能-添加差分过孔”的功能快速
    发表于 05-28 15:19 1173次阅读
    <b class='flag-5'>Allegro</b> Skill布线功能-添加差分过孔<b class='flag-5'>禁</b><b class='flag-5'>布</b><b class='flag-5'>区</b>