前景一片大好的Chiplet，依然存在门槛问题

电子发烧友网报道（文/周凯扬）Chiplet已然成为新世代半导体设计中被提及甚至使用最多的创新技术，甚至在《麻省理工科技评论》列出的2024年十大突破科技中，Chiplet与Exascale级别超算、Apple Vision一样位列其中。毕竟随着半导体制造工艺发展的速度进一步减缓，从芯片设计架构上创新就成了常态。

然而，目前的Chiplet仍存在一些门槛问题，不少人也发现了基本只有大公司才用到这一先进技术，且主要集中在通信、大规模数据处理等领域，反倒是设计周期长的汽车、成本敏感的消费电子和可靠性要求高的工业领域，比较缺乏Chiplet设计的参与。

成本问题

与任何新的设计突破一样，芯片设计厂商首要考虑的还是成本问题。半导体设计并非毫无风险可言，对于不少初创公司而言更是如此，而成本很大程度上决定了风险大小，尤其是针对一些尚未开始出货的芯片。

至于在Chiplet上，首先就是D2D接口的高成本和复杂度问题，如今已有的这些D2D接口，不管是否开放统一与否，比如AIB、UCIe或BoW，都尽可能地去降低了复杂度的门槛，但实现方式或者采购的成本依旧很高，尤其是一些商用接口IP。

这些IP往往拥有极高的性能，不过对于中低端的芯片来说可能有些性能过剩了，成本也比较高。除了AIB之外，几乎没有可用的开源IP，且已有商用IP无法与开源开发工具兼容，缺乏工艺节点的可移植性等等，都进一步增加了Chiplet设计的成本支出。

接着就是制造封装上的成本问题，对于英特尔、AMD和英伟达等厂商而言，他们的新品已经过渡到了5nm及更先进的节点，再加上产量较大，Chiplet架构创新和复用带来的成本降低已经可以抵消掉先进封装和接口IP带来的成本增加。

缺乏更加开放的生态

虽然已经有了UCIe这种行业开放标准和OCP开放组织的出现，Chiplet在开放性上做得依然不够好。比如目前在Chiplet设计上，依然缺乏标准或者开放的PDK，且不说几乎大部分都是定制的，毫无现成的封装可用，且都是在NDA保护下的。

相关的EDA工具流和IP也是如此，目前Chiplet设计在跨EDA工具流设计上依旧存在不少障碍。这也与当下半导体制造行业现状不无关系，几乎一切都有NDA的保护，限制了初创企业、研究机构的开放研究。除此之外，目前依然缺乏足够的Chiplet代工工厂，这进一步限制了Chiplet的量产和相关产品的原型设计。

写在最后

可以看出，如今的Chiplet并没有大规模普及，尤其是在某些基于成熟工艺的芯片设计上，还是因为门槛的问题。如今先进封装的成本还没有降低到设计公司可以考虑Chiplet方案的程度，这些较高的门槛阻止了Chiplet的普及。在设计公司看来，行业需要像现在的云服务一样，打造一个多供应商、多选择和开放的生态，这样才能彻底发挥Chiplet用于降低设计成本、提高综合性能的优势。