如何知道一个板卡上所能运行的最大时钟频率
来源：XILINX开发者社区
Q1请问如何知道一个板子上所能运行的最大时钟频率？
如果查手册应该是芯片手册还是板子手册呢？
对应手册的关键字应该是什么呢？
比如我的芯片是KCU115，但是搜索出来的没有这个芯片的资料，我应该怎么获取它的手册呢？
A：可以查看Kintex UltraScale FPGA Data Sheet: DC and AC Switching Characteristics (DS892)手册中关于BUFG的部分。另外，还应结合设计的时序情况：
Q2我发现FIFO这些IP的最高频率达到400MHz+，而在实际应用中，板子没有跑到这么高的频率，是不是板子资源有限制？
A：实际逻辑在board上能跑到的频率和设计本身强相关：资源使用情况，代码风格，fanout情况，逻辑级数，控制逻辑的数目...等等。
Q3ILA IP 的最大频率是250M，但是一般300M给到ILA没有出现问题，时序报告也没有警告，这是什么原因呢？
A：ILA IP是用普通逻辑搭建的，实际能跑到的频率和采样数据的数量和原有逻辑资源的使用量基本成反比。
审核编辑：汤梓红
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
芯片
+关注
关注
447文章
47799浏览量
409164 -
Xilinx
+关注
关注
70文章
2121浏览量
119374 -
时钟频率
+关注
关注
0文章
48浏览量
20189
原文标题：【Vivado那些事儿】一个板卡上所能运行的最大时钟频率？
文章出处：【微信号：Open_FPGA，微信公众号：OpenFPGA】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
信号在fpga内部结构上运行的最大频率是？
有没有人知道信号在fpga内部结构上运行的最大频率？我无法在数据表中找到它。理论是灰色的，只有生命之树永远！以上来自于谷歌翻译以下为原文is
发表于 01-30 08:26
关于电容所能承受的最大的瞬时电压问题
在选取某厂家电容的时候，发现相关的数据手册，并没有写到电容所能承受的最大瞬时脉冲电压峰值或者说浪涌电压，所以想问一下各位大佬们有关于这方面的知识，我记得之前咨询过一
发表于 05-28 16:11
psoc3上wavedac8的最大输出频率是多少？
你好，这些论坛非常新颖。我正在对CY8CKIT-030平台上的PSoC3进行评估，我想知道我能从WaveDAC8获得什么最大的频率？我能做的最好的事情是2.5kHz，但我看到
发表于 09-09 13:11
如何运行主模式下的pic18f2xk40最大spi时钟？
我想知道SPI是否可以运行在16MHz？我用内部64Mhz时钟和SPI2在3.3V上运行PIC18F27K40，用SCK FSC/(4*ad
发表于 10-30 11:02
使用SPICS怎样配出一个具有固定采样频率的时钟？
我只要保证我的采样频率低于转换速率即可。不过接下来的问题是，我想使用SPICS怎样配出一个具有固定采样频率的时钟，感觉是使用SPIDELAY
发表于 03-20 09:58
ADSP-21584的SPORT所能支持的最大频率是多少？
的位时钟BCLK将会达到196.608MHz.
问题是，这个频率是否已经超过了SPORT的最大频率，另外，SPORT的BCLK的最大
发表于 11-29 06:30
AD9974在Datasheet中，SCK时钟的最大频率却提供了一个最小值，是什么意思？
中SCK的频率为44M。请问
1）、在Datasheet中，SCK时钟的最大频率却提供了一个最小
发表于 12-18 06:42
什么是时钟周期_时钟周期怎么算
时钟周期也称为振荡周期，定义为时钟频率的倒数。时钟周期是计算机中最基本的、最小的时间单位。在一个时钟周期内，CPU仅完成一个最基本的动作。
发表于 03-11 10:07
•5w次阅读
工商网监
评论