0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

浮点LMS算法的FPGA实现

FPGA设计论坛 来源:未知 2023-12-21 16:40 次阅读

引言
LMS(最小均方)算法因其收敛速度快及算法实现简单等特点在自适应滤波器、自适应天线阵技术等领域得到了十分广泛的应用。为了发挥算法的最佳性能,必须采用具有大动态范围及运算精度的浮点运算,而浮点运算的运算步骤远比定点运算繁琐,运算速度慢且所需硬件资源大大增加,因此基于浮点运算的LMS算法的硬件实现一直以来是学者们研究的难点和热点。


本文正是基于这种高效结构的多输入FPA,在FPGA上成功实现了基于浮点运算的LMS算法。测试结果表明,实现后的LMS算法硬件资源消耗少、运算速度快且收敛性能与理论值相近。

1 浮点运算单元的设计

1.1 浮点加法器的设计

一般说来,双输入浮点加法器需要以下操作步骤:

a) 对阶操作:比较指数大小,对指数小的操作数的尾数进行移位,使操作数的阶码相同。

b) 尾数相加:对对阶后的尾数进行加(减)操作。

c)规格化:规格化有效位并且根据移位的方向和位数修改最终的阶码。

在用FPGA进行数字信号处理的系统中,一般处理的数据都是经A/D采样送出的信号,其分辨率一般取12~16位,取18位有效位数即可满足绝大多数的情况。同时,目前FPGA 芯片内集成的乘法器均是18×18位的硬核。据此,文献[1]自定义了一种24位的浮点数据格式。

该格式的浮点数所表示的具体值可用下面的通式表示:

式中:m为18位补码数。

小数点定在最高位与次高位之间,这样m即表示-1~1之间的小数;e为6位补码数,范围为-32~31。且规定当m=0,e=-32时值为0。

传统的多输入浮点加法器结构如图2所示。以8输人为例,需要7个双输入FPA通过3级级联而成。这种结构的算法的顺序时延含有大量的重复步骤。如3级双输入FPA运算就有3次相同的规格化操作,如果将3级规格化操作用1级操作来代替,不仅可大大缩短运算时延,还可减少所需硬件资源。

基本运算单元不再是传统的双输入FPA,而是根据FPA的一般运算步骤构造的算法结构,通过大量采用并行运算从而大大减小运算时延。以8输入的对阶操作为例,改进算法的8输入对阶操作只需顺序进行3级比较操作、1级减法操作及1级移位操作即可完成;而采用图2所示的并行算法,则需顺序进行3级比较操作、3级减法操作及3级移位操作,相对于改进算法来说增加了2级顺序减法操作及2级移位操作时延。

1.2 浮点乘法器的设计

浮点乘法器与浮点加法器相比,不需要对阶等系列操作,实现起来相对简单示。

首先将输人数据的18位补码直接相乘得36位乘法结果,由于尾数的小数点定在最高位与次高位之间,相乘结果的绝对值小于1,故截取第35~18位为尾数乘法结果。尾数乘法结果与相加后的指数一起进行规格化输出即完成浮点乘法功能。

2 浮点LMS算法的FPGA实现

2.1 LMS算法的一般步骤

Widrow和Hoff在1960年提出了LMS算法,它是取单个误差样本平方的梯度作为均方误差梯度的估计,算法的步骤如下:

式(2)~式(5)中:y(n)为输出信号;X(n)为输入矢量;W(n)为抽头系数矢量;r(n)为参考信号;e(n)为误差信号;▽(n)为梯度矢量;μ为步长因子。

由式(2)~式(5)可知,LMS算法的所有运算均由加法及乘法操作组成,易于硬件实现。算法步骤其实为递推公式,且步骤中多处需进行多输入加法操作,这样,采用高效结构的多输入浮点加法器即可大量节约硬件资源并提高运行速度。

2.2 算法的FPGA实现

采用浮点LMS算法对自适应横向滤波器进行了实现。输入信号为500 kbit/s的伪随机序列加高斯白噪声,采样频率为4 MHz,采样数据为18位补码,共7级抽头系数。这样,由式(2)~式(5)可知,将第1步(式(2))、第2步(式(3))组合起来则需并行进行7个乘法操作,再进行一次8输入的加法操作;第3步(式(4))为并行进行7个乘法操作;第4步(式(5))需并行进行7个加法操作,其中肛取2-5,则其乘法操作在FPGA实现时可用移位操作代替。

采用的开发环境为ISE7.li,编程语言为VHDL,综合工具为Synplicity7.0,仿真工具为Modelsim6.0,FPGA处理时钟频率为64 MHz。

基于浮点运算的LMS算法所需硬件资源较少,运算速度高(最高时钟频率大于64 MHz),可以满足系统设计要求。

不同信噪比条件下FGPA实现后的仿真结果与理论仿真结果的对比图。由图中可清楚地看出,在FPGA上实现的浮点LMS算法的收敛性能与理论值非常接近。

3 结束语

LMS算法的理论虽然十分成熟,但浮点LMS算法的硬件实现因浮点运算单元的硬件资源消耗大、运算速度慢等缺点,从而一定程度上限制了LMS算法在需要快速数字信号处理场合中的应用。本文根据文献[1]提出的高效结果的多输入浮点加法器,成功地在FPGA上实现了浮点LMS算法。仿真测试结果表明,实现后的LMS算法硬件资源消耗少、运算速度









精彩推荐



至芯科技FPGA就业培训班——助你步入成功之路、12月30号西安中心开课、欢迎试听!
流水线ADC的内部结构和工作原理是什么
FPGA产生基于LFSR的伪随机数
扫码加微信邀请您加入FPGA学习交流群




欢迎加入至芯科技FPGA微信学习交流群,这里有一群优秀的FPGA工程师、学生、老师、这里FPGA技术交流学习氛围浓厚、相互分享、相互帮助、叫上小伙伴一起加入吧!

点个在看你最好看




原文标题:浮点LMS算法的FPGA实现

文章出处:【微信公众号:FPGA设计论坛】欢迎添加关注!文章转载请注明出处。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1610

    文章

    21374

    浏览量

    595154

原文标题:浮点LMS算法的FPGA实现

文章出处:【微信号:gh_9d70b445f494,微信公众号:FPGA设计论坛】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    在定时器内使用浮点运算的PID控制算法,程序就会重启,为什么?

    在定时器内使用浮点运算的PID控制算法,程序就会重启,把浮点数换为整形数据就不会。
    发表于 06-05 07:24

    FPGA实现什么样的算法

    FPGA功能如此强大,请问用FPGA实现或者比较适合实现什么样的算法
    发表于 05-26 20:18

    verilog语音实现浮点运算

    Verilog可以通过使用IEEE标准的浮点数表示来实现浮点运算。下面是一个基本的Verilog模块示例,展示了如何进行加法、乘法和除法等常见的浮点运算操作: module
    发表于 03-25 21:49

    怎么用FPGA算法 如何在FPGA实现最大公约数算法

    FPGA算法的优点在于它们可以提供高度的定制化和灵活性,使得算法可以根据实际需求进行优化和调整。此外,FPGA还可以实现硬件加速,提供比传统
    的头像 发表于 01-15 16:03 884次阅读

    基于FPGA的窄带干扰抑制算法实现方案

    电子发烧友网站提供《基于FPGA的窄带干扰抑制算法实现方案.pdf》资料免费下载
    发表于 11-07 09:29 0次下载
    基于<b class='flag-5'>FPGA</b>的窄带干扰抑制<b class='flag-5'>算法</b>的<b class='flag-5'>实现</b>方案

    基于LMS算法自适应噪声抵消器的分析研究

    电子发烧友网站提供《基于LMS算法自适应噪声抵消器的分析研究.pdf》资料免费下载
    发表于 10-13 11:24 4次下载
    基于<b class='flag-5'>LMS</b><b class='flag-5'>算法</b>自适应噪声抵消器的分析研究

    归一化LMS算法自适应滤波器的MATLAB仿真与DSP实现

    电子发烧友网站提供《归一化LMS算法自适应滤波器的MATLAB仿真与DSP实现.pdf》资料免费下载
    发表于 10-13 10:08 0次下载
    归一化<b class='flag-5'>LMS</b><b class='flag-5'>算法</b>自适应滤波器的MATLAB仿真与DSP<b class='flag-5'>实现</b>

    FPGA浮点IP内核究竟有哪些优势呢?

    最近出现的 FPGA设计工具和 IP有效减少了计算占用的资源,大大简化了浮点数据通路的实现。而且,与数字信号处理器不同
    发表于 09-25 14:42 464次阅读
    <b class='flag-5'>FPGA</b><b class='flag-5'>浮点</b>IP内核究竟有哪些优势呢?

    为什么研究浮点加法运算,对FPGA实现方法很有必要?

    浮点加法器是现代信号处理系统中最重要的部件之一。FPGA是当前数字电路研究开发的一种重要实现形式,它与全定制ASIC电路相比,具有开发周期短、成本低等优点。 但多数FPGA不支持
    的头像 发表于 09-22 10:40 529次阅读
    为什么研究<b class='flag-5'>浮点</b>加法运算,对<b class='flag-5'>FPGA</b><b class='flag-5'>实现</b>方法很有必要?

    数字信号处理的FPGA实现

    FPGA正在掀起一场数字信号处理的变革。本书旨在讲解前端数字信号处理算法的高效实现。首先概述了当前的FPGA技术、器件以及用于设计最先进DSP系统的工具。第1章的案例研究是40多个设计
    发表于 09-19 06:38

    请问如何将C语言算法移植到FPGA上?

    确定算法:首先,你需要确保要移植的C语言算法是合适的。FPGA适合并行计算和高度可定制的应用。因此,你需要选择一个适合FPGA实现
    发表于 09-12 17:20 1228次阅读

    FPGA算法映射要点

    将图像处理的算法转换为FPGA系统设计的过程称为算法映射,CPU并行算法实现FPGA并行
    的头像 发表于 09-11 10:45 393次阅读
    <b class='flag-5'>FPGA</b><b class='flag-5'>算法</b>映射要点

    hash算法FPGA中的实现(2)

    在前面的文章中:hash算法FPGA中的实现(一)——hash表的组建,记录了关于hash表的构建,这里记录另外一个话题,就是hash链表。我们知道,只要有hash的地方,就一定有冲突,关键就看
    的头像 发表于 09-07 17:02 468次阅读
    hash<b class='flag-5'>算法</b>在<b class='flag-5'>FPGA</b>中的<b class='flag-5'>实现</b>(2)

    hash算法FPGA中的实现(1)

    FPGA的设计中,尤其是在通信领域,经常会遇到hash算法实现。hash算法FPGA的设计中,它主要包括2个部分,第一个就是如何选择一
    的头像 发表于 09-07 17:01 710次阅读
    hash<b class='flag-5'>算法</b>在<b class='flag-5'>FPGA</b>中的<b class='flag-5'>实现</b>(1)

    怎么用FPGA算法 如何在FPGA实现最大公约数算法

    FPGA算法是指在FPGA(现场可编程门阵列)上实现算法FPGA是一种可重构的硬件设备,可以
    的头像 发表于 08-16 14:31 2080次阅读
    怎么用<b class='flag-5'>FPGA</b>做<b class='flag-5'>算法</b> 如何在<b class='flag-5'>FPGA</b>上<b class='flag-5'>实现</b>最大公约数<b class='flag-5'>算法</b>