0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Efinity Interface Designer报错案例-v1

XL FPGA技术交流 来源:易灵思FPGA技术交流 作者:易灵思FPGA技术交流 2023-12-12 09:52 次阅读

(1)ERROR:Interface Designer constraint generation was not successfull,will not proceed to efx_pnr...

13d2db7e-9891-11ee-be60-92fbcf53809c.png

原因:(1)有些客户使用Win7版本,目前Efinity对Win7的支持不好。建议升级成win10。

(2)杀毒软件删除了文件,实际interface生成约束是没有问题的,客户pnr的时候就报错,需要重新安装软件。

(3)电脑存在加密系统 。造成的现象是新建工程时interface可以打开,但是生成xxx.peri.xml文件之后再次打开就会报错。

(2)Interface打不开。

现象:(1)打开interface的时候指示: Efinity Interface Designer finished. Exit code = 1 Exit status : Normal Interface design file exists, check and migrate done 13e3bfde-9891-11ee-be60-92fbcf53809c.png (2)新建工程第一次可以打开interface Designer (3)删除xxx.peri.xml之后,第一次也可以打开Interface Designer. 原因:电脑存在加密   (3) interface打不开 打开interface Designer时会报以下错误。 EfinityIPCatalogfinished.Exit code = 0Exit status:Normal

13fc2394-9891-11ee-be60-92fbcf53809c.jpg

编译过程可能报以下错误:

ERROR: Interface Designer constraint generation was not successful, will not processpnr..

1417637a-9891-11ee-be60-92fbcf53809c.png

解决方案:安装VC_redist.x64.exe,注意参考软件安装指导的版本。

(4)repeated,non-bussed pin found in verilog template generation:clk_27m

144378fc-9891-11ee-be60-92fbcf53809c.png

说明:在GPIO处定义了一个clk_27m,在pll的输出上又定义了一个clk_27m,两个信号名冲突。

(5)ERROR: Interface Designer constraint generation was not successful, will not processpnr..

145f906e-9891-11ee-be60-92fbcf53809c.png

原因:1)一般是软件有360或者别的杀毒软件的相关文件删除了,需要找回文件或者重新安装软件。

2)客户使用Win7版本,目前Efinity对Win7的支持不好。建议升级成win10。

(6)cannot connect to more than 4 different clocks per region on left and right

14aa7dd6-9891-11ee-be60-92fbcf53809c.png

14bb30f4-9891-11ee-be60-92fbcf53809c.png

原因是在pinout文件中对应的Clock Region中,不能超过4个时钟去驱动。

也就是GPIOR_PN_42,41,40三组差分对,不能由两组LVDS来驱动,因为每组LVDS时钟有lvds_fast_clk和lvds_slow_clk两个,两组就会有4个时钟在Region clock R13区域。

结论就是把LVDS差分对放在同一个Clock Region.

(7)Resource name is empty

14d3f30a-9891-11ee-be60-92fbcf53809c.png

解决方案:Resource是指管脚,这里是指没有分配管脚。

(8)用新版本软件打开老版本工程时interface Desinger打不开

14eddea0-9891-11ee-be60-92fbcf53809c.jpg


发给客户的peri.xml,客户打不开有问题,叫他们文本打开peri看看,有些客户没有动peri文件,但是内容却改了

(9) Valid characters are alphanumeric haracters with dash and underscore only

150d84e4-9891-11ee-be60-92fbcf53809c.png

原因:在LVDS添加Block时不能添加bus,所以在Input Pin/Bus Name中命名上不能像总线一样添加[*]

(10)interface Designer打不开定位思路。

152cd510-9891-11ee-be60-92fbcf53809c.png

原因:查一下下面几点:

1. 系统环境路径设置

1547c654-9891-11ee-be60-92fbcf53809c.png

2. python是否在firewall 允许的程序列表里

155e4cc6-9891-11ee-be60-92fbcf53809c.png

3. microsoft visual c++2015有安装吗?

这个有一个安装包,在打不开的时候可以安装

4. java 8有安装吗?

(11)烧写文件无法生成 Using source file "D:/customer_Prj/googol/phy_jtag_bridge/work_pnr/spi_flash_loader.lbf" Missing Interface Designer LPF constraint file, no programming file will be generated. Open Interface Designer to createa project. 原因:如果在interface Desinger中没有添加接口是不会生成bit文件的。

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Designer
    +关注

    关注

    0

    文章

    117

    浏览量

    35481
  • 报错
    +关注

    关注

    0

    文章

    2

    浏览量

    9367
  • Interface
    +关注

    关注

    0

    文章

    102

    浏览量

    38521
收藏 人收藏

    评论

    相关推荐

    国产FPGA应用专题--易灵思Efinity软件使用心得

    做为FPGA的集成开发环境,不同的厂家其实大同小异。很多国产厂家,如安路,高云,会在软件上贴近Xilinx和Intel,以节省客户的软件使用成本。而国产厂商的易灵思的集成开发环境Efinity似乎
    的头像 发表于 04-23 15:38 432次阅读
    国产FPGA应用专题--易灵思<b class='flag-5'>Efinity</b>软件使用心得

    CMSIS-RTOS V1V2的区别是什么?

    最近的学习FreeRTOS,看到STM32CubeMX分别用CMSIS-RTOS V1,V2进行封装,请教CMSIS-RTOS V1V2的有什么区别?如果用在产品项目,哪个版本合适?
    发表于 04-11 06:06

    Efinity Interface Designer报错案例-v2

      (1)ERROR:Interface Designer constraint generation was not successfull,will not proceed
    的头像 发表于 04-07 08:41 581次阅读
    <b class='flag-5'>Efinity</b> <b class='flag-5'>Interface</b> <b class='flag-5'>Designer</b><b class='flag-5'>报错案</b>例-v2

    Altium Designer电气规则设置后无报错原因解析

    可是很多时候我们明明是在规则编辑器里面设置了规则的,为什么在我们规则之外的时候它竟然不报错呢?是哪里设置不对吗?
    发表于 03-28 09:35 378次阅读
    Altium <b class='flag-5'>Designer</b>电气规则设置后无<b class='flag-5'>报错</b>原因解析

    Flash Interface中AXI Interface和TCM Interface具体有啥区别?

    M7内核的MCU目前只用过H743和H7B0,在配置Cortex Interface时没有这个选项,这两天开始用F767ZGT6,在用CubeMX配置工程时发现F7在这里多了不少项,想问问各位Flash Interface 中AXI I
    发表于 03-20 07:07

    SE7上编译BM1684x的example时,报错“bfatal error: bmruntime_interface.h: No such file or directory”怎么解决?

    如下报错: /home/linaro/hao.zhang/bm168x_examples/inference/bmutility/bmutility.h:39:10: fatal error
    发表于 01-10 07:35

    LT8228从V1V2是BUCK模式,从V2到V1是BOOST模式,请问这个模式是固定的吗?

    看LT8228的示例,从V1V2是BUCK模式,从V2到V1是BOOST模式,请问,这个模式是固定的吗? 假如我输入V1是48
    发表于 01-05 07:10

    Efinity Interface Designer报错案例-v0

    (1)ERROR:Interface Designer constraint generation was not successfull,will not proceed
    的头像 发表于 12-12 09:52 345次阅读
    <b class='flag-5'>Efinity</b> <b class='flag-5'>Interface</b> <b class='flag-5'>Designer</b><b class='flag-5'>报错案</b>例-v0

    求助,cmsis_RTOS v1版本怎么进临界?

    这个cmsis_RTOS v1版本怎么进临界? 难道是把所有任务挂起吗? V2 还可以锁内核
    发表于 11-02 06:15

    示波器DSO804A开机自检失败报错案

    近日某院校送修三台是德示波器DSO804A,客户反馈示波器开机自检失败报错,对仪器进行初步检测,确定与客户描述故障一致。本期将为大家分享本维修案例。 下面就是是德-DSO804A维修情况
    的头像 发表于 10-27 15:52 414次阅读
    示波器DSO804A开机自检失败<b class='flag-5'>报错案</b>例

    ARM Neoverse™V1参考设计软件开发人员指南

    支持两种RD-V1配置: ·RD-V1 FVP型号配置-M,这是一款单芯片系统,具有16个ARM®Neoverse™V1内核。 ·RD-V1四芯片FvP模拟了Config-XL的缩小版
    发表于 08-29 06:59

    Arm Neoverse™ V1软件优化指南

    Neovevy V1核心是一个高性能和低功率武器产品,用于实施Armv8-A结构。Neovy V1核心支持: 全面实施Armv8.4-A A64、A32和T32指令组,其中不包括以下特性: o
    发表于 08-25 08:03

    Arm Neoverse V1软件优化指南

    执行 Armv8-A 架构的Neovevev V1核心是一个高性能和低功率武器产品。 Neoveve V1核心支持 : 全面实施 Armv8.4-A A 64、A32和T32 指令组,其中不包括以下
    发表于 08-11 06:54

    Arm Neoverse V1 PMU指南

    本文档描述了不同性能监视器单元(PMU)事件的行为在Neoverse V1。 Neoverse V1有六个可编程的32位计数器(计数器0-5),每个计数器计数器可以编程为在本文档中描述的PMU
    发表于 08-09 07:30

    ESP8266 DevKitC V1如何下载FW到定制ESP8266板?

    我是 ESP 论坛的新手,刚开始使用 ESP8266 进行开发。我有一个 ESP8266 DevKitc V1 板和另一个用 ESP8266EX 设计的客户板。定制板没有 USB 转 TTL 转换器
    发表于 05-30 07:41