0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Efinity Interface Designer报错案例-v1

XL FPGA技术交流 来源:易灵思FPGA技术交流 作者:易灵思FPGA技术交流 2023-12-12 09:52 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

(1)ERROR:Interface Designer constraint generation was not successfull,will not proceed to efx_pnr...

13d2db7e-9891-11ee-be60-92fbcf53809c.png

原因:(1)有些客户使用Win7版本,目前Efinity对Win7的支持不好。建议升级成win10。

(2)杀毒软件删除了文件,实际interface生成约束是没有问题的,客户pnr的时候就报错,需要重新安装软件。

(3)电脑存在加密系统 。造成的现象是新建工程时interface可以打开,但是生成xxx.peri.xml文件之后再次打开就会报错。

(2)Interface打不开。

现象:(1)打开interface的时候指示: Efinity Interface Designer finished. Exit code = 1 Exit status : Normal Interface design file exists, check and migrate done 13e3bfde-9891-11ee-be60-92fbcf53809c.png (2)新建工程第一次可以打开interface Designer (3)删除xxx.peri.xml之后,第一次也可以打开Interface Designer. 原因:电脑存在加密   (3) interface打不开 打开interface Designer时会报以下错误。 EfinityIPCatalogfinished.Exit code = 0Exit status:Normal

13fc2394-9891-11ee-be60-92fbcf53809c.jpg

编译过程可能报以下错误:

ERROR: Interface Designer constraint generation was not successful, will not processpnr..

1417637a-9891-11ee-be60-92fbcf53809c.png

解决方案:安装VC_redist.x64.exe,注意参考软件安装指导的版本。

(4)repeated,non-bussed pin found in verilog template generation:clk_27m

144378fc-9891-11ee-be60-92fbcf53809c.png

说明:在GPIO处定义了一个clk_27m,在pll的输出上又定义了一个clk_27m,两个信号名冲突。

(5)ERROR: Interface Designer constraint generation was not successful, will not processpnr..

145f906e-9891-11ee-be60-92fbcf53809c.png

原因:1)一般是软件有360或者别的杀毒软件的相关文件删除了,需要找回文件或者重新安装软件。

2)客户使用Win7版本,目前Efinity对Win7的支持不好。建议升级成win10。

(6)cannot connect to more than 4 different clocks per region on left and right

14aa7dd6-9891-11ee-be60-92fbcf53809c.png

14bb30f4-9891-11ee-be60-92fbcf53809c.png

原因是在pinout文件中对应的Clock Region中,不能超过4个时钟去驱动。

也就是GPIOR_PN_42,41,40三组差分对,不能由两组LVDS来驱动,因为每组LVDS时钟有lvds_fast_clk和lvds_slow_clk两个,两组就会有4个时钟在Region clock R13区域。

结论就是把LVDS差分对放在同一个Clock Region.

(7)Resource name is empty

14d3f30a-9891-11ee-be60-92fbcf53809c.png

解决方案:Resource是指管脚,这里是指没有分配管脚。

(8)用新版本软件打开老版本工程时interface Desinger打不开

14eddea0-9891-11ee-be60-92fbcf53809c.jpg


发给客户的peri.xml,客户打不开有问题,叫他们文本打开peri看看,有些客户没有动peri文件,但是内容却改了

(9) Valid characters are alphanumeric haracters with dash and underscore only

150d84e4-9891-11ee-be60-92fbcf53809c.png

原因:在LVDS添加Block时不能添加bus,所以在Input Pin/Bus Name中命名上不能像总线一样添加[*]

(10)interface Designer打不开定位思路。

152cd510-9891-11ee-be60-92fbcf53809c.png

原因:查一下下面几点:

1. 系统环境路径设置

1547c654-9891-11ee-be60-92fbcf53809c.png

2. python是否在firewall 允许的程序列表里

155e4cc6-9891-11ee-be60-92fbcf53809c.png

3. microsoft visual c++2015有安装吗?

这个有一个安装包,在打不开的时候可以安装

4. java 8有安装吗?

(11)烧写文件无法生成 Using source file "D:/customer_Prj/googol/phy_jtag_bridge/work_pnr/spi_flash_loader.lbf" Missing Interface Designer LPF constraint file, no programming file will be generated. Open Interface Designer to createa project. 原因:如果在interface Desinger中没有添加接口是不会生成bit文件的。

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Designer
    +关注

    关注

    0

    文章

    142

    浏览量

    37317
  • 报错
    +关注

    关注

    0

    文章

    2

    浏览量

    9541
  • Interface
    +关注

    关注

    0

    文章

    103

    浏览量

    39490
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    新一代超大模型训练引擎XTuner V1开源

    9月8日,上海人工智能实验室(上海AI实验室)开源书生大模型新一代训练引擎XTuner V1
    的头像 发表于 09-10 10:55 876次阅读

    Efinity RISC-V IDE入门使用-5

    一、Efinity工程 io_memoryClk是与存储器接口共用的时钟,需要连接正确。 UART 由于钛金系列是有片上晶振的,所以有些客户可能会选择片上晶振作为SOC的系统时钟或者选择片上晶振作
    的头像 发表于 07-23 12:42 4249次阅读
    <b class='flag-5'>Efinity</b> RISC-<b class='flag-5'>V</b> IDE入门使用-5

    Pcie Demo使用说明-v1

    安装一次即可。 (1)当执行make时可能会报错 通过以下指令来解决 : sudo apt-get install gcc-12 (2)执行“sudo insmod pcie_dma.ko
    的头像 发表于 07-10 11:00 385次阅读
    Pcie Demo使用说明-<b class='flag-5'>v1</b>

    音诺恒 全志A133收银机POS机主板规格书-V1

    音诺恒全志A133收银机POS机主板规格书-V1
    发表于 06-11 18:09 0次下载

    音诺恒 全志A133商显安卓主板规格书-V1

    音诺恒 全志A133商显安卓主板规格书-V1
    发表于 06-11 18:08 1次下载

    Efinity debuger常见问题总结-v4

      把烧写文件和json文件提供给他人进行调试 该方法是在不需要要提供源文件的情况下可以提供给别进行debuger用的。但是也要有以下准备: (1)安装efinity; (2)安装gtkwave
    的头像 发表于 06-10 10:43 963次阅读
    <b class='flag-5'>Efinity</b> debuger常见问题总结-<b class='flag-5'>v</b>4

    DMR818S-5W数字对讲机模块V1规格书

    DMR818S-5W数字对讲机模块V1规格书
    发表于 05-26 14:57 2次下载

    SFD01 跌倒检测模块 V1规格书

    SFD01跌倒检测模块V1规格书
    发表于 05-21 17:42 0次下载

    SA628F39 8W大功率自组网全双工无线语音模块V1

    SA628F39 8W大功率自组网全双工无线语音模块V1规格书
    发表于 04-23 09:26 1次下载

    WT588F02B-8S(B2)语音芯片资料V1

    WT588F02B-8S(B2)语音芯片资料V1
    发表于 03-13 09:53 0次下载

    WTN6 F系列语音芯片使用说明书V1

    WTN6F系列语音芯片使用说明书V1
    发表于 03-06 11:00 0次下载

    WTN6系列语音芯片使用说明书V1

    WTN6系列语音芯片使用说明书V1
    发表于 03-06 10:59 0次下载

    WTVxxxx系列语音芯片(一线&二线 单双字节)资料V1

    WTVxxxx系列语音芯片(一线&二线单双字节)资料V1
    发表于 03-06 08:27 0次下载

    WTVxxxx系列语音芯片UART通信说明书V1

    WTVxxxx系列语音芯片UART通信说明书V1
    发表于 03-06 08:26 0次下载

    Efinity debuger常见问题总结-v3

      (1)UUID mismatch Efinity在Debug时会出现UUID mismatch错误。很多刚开始使用的人经常遇到。下面我们做一个总结。欢迎遇到案例时共同分享。         一般
    的头像 发表于 01-16 10:33 2163次阅读
    <b class='flag-5'>Efinity</b> debuger常见问题总结-<b class='flag-5'>v</b>3