0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何在通信系统中使用抖动改进ADC的SFDR呢?

冬至子 来源:EETOP 作者:jackzhang 2023-11-29 17:12 次阅读

在之前的文章中,我们讨论了如何使用抖动来通过打破量化误差和输入信号之间的统计相关性来提高理想量化器的性能。所谓理想,是指 ADC传递函数具有统一的阶跃。换句话说,理想的 ADC 具有零 DNL 误差。这种抖动应用在需要高SFDR 的无线电接收器中尤为重要。

在本文中,我们将讨论抖动的另一个重要应用,即改善现实中的 A/D 转换器的 SFDR,例如 AD6645,它会出现 DNL误差。这种抖动应用在当今需要高 SFDR 的无线电接收器中尤为重要。

ADC 静态和动态线性度

在开始之前,让我们首先快速回顾一下提高 ADC 线性度的主要限制。尽管 ADC 使用不同的架构和电路实现,但它们有两个主要的非线性源:采样保持(S/H) 电路和 ADC 的编码器部分。S/H 非线性部分源于这样一个事实,即它具有有限的转换速率,并且当输入是具有大振幅的高频信号时,可能无法足够快地跟随输入。缺乏表现出足够转换率的 S/H 是许多 ADC 无法提供高于几兆赫信号带宽的高 SFDR 的一个关键原因。这也解释了为什么 S/H 的非线性与频率有关。S/H 在确定 ADC的动态(或 AC)线性度方面起着关键作用。

另一个非线性源是 ADC 编码器部分。对于给定的 ADC 相位,编码器部分主要处理直流信号,因为它位于 S/H 之后。因此,编码器非线性会导致系统的静态(或直流)非线性。理想情况下,非线性成分不会随频率变化。静态非线性的特征在于ADC 传递函数中的DNL 和INL(积分非线性)误差。术语“静态非线性”可能用词不当,因为这种非线性成分不仅影响直流信号,而且在处理交流信号时还会降低线性度。

请注意哪种非线性类型占主导地位!

本文要牢记的另一件重要事情是,对于许多 ADC,S/H 是非线性的主要来源。在这种情况下,谐波失真性能会随着输入接近奈奎斯特频率而迅速下降。如果 S/H 是限制因素,则无法通过外部方式显著改善 ADC 线性度。但是,某些 ADC 专门设计有宽带、高线性度的前端。这使得编码器部分成为非线性的主要来源。对于此类 ADC,我们可以使用抖动技术来改善 ADC SFDR。在研究这种抖动应用之前,让我们仔细看看 ADC 静态传递函数引入的非线性误差。

传递函数非线性——确定性误差

为了更好地理解静态非线性,我们将以图 1 所示的传递函数引入的非线性误差为例进行研究。

图 1. 引入非线性误差的传递函数示例

上图中的红色曲线表示非线性 4 位 ADC,而蓝色曲线表示理想的 4 位响应。如果我们使用上述特性曲线将以 4 MHz 采样的 1.11 kHz 正弦波数字化,我们将获得图 2 中的波形。

图 2.以 4 MHz 采样的数字化 1.11 kHz 正弦波的波形

在图 2 中,绿色曲线显示输入,而蓝色和红色曲线分别是理想和非线性传递函数的输出。通过从红色曲线中减去蓝色曲线,我们可以确定非理想响应引入的非线性误差。这由图 3 中的红色曲线显示。

图 3. 显示非理想响应引入的非线性误差的图。

传递函数非线性引入的误差是确定性误差。这意味着,对于给定的输入电压,误差始终相同。例如,参考图 1,我们观察到 6 LSB(最低有效位)的输入总是导致比理想值高 3 LSB 的输出。这种确定性行为在输入和错误之间建立了相关性。如果输入处于特定频率,我们预计误差在与输入相关的某些特定频率处具有很强的频率分量。

图 3 可以帮助您更好地理解这种情况。在这种情况下,误差波形不完全是周期性的;但是,错误的整体形状似乎会以规律的方式重复出现。即输入信号在一个周期内有两次重复。这表明误差在输入的二次谐波处具有很强的分量。为了更好地形象化这一点,该图还绘制了 2.22 kHz(二次谐波)的正弦波。如您所见,正弦波近似于误差波形整体形状的趋势。

对非线性响应输出进行快速傅里叶变换 (FFT),我们得到图 4 中的频谱,其中仅显示 DC 至 50 kHz 范围。

图 4. 显示从 DC 到 50 kHz 范围内的非线性响应输出

FFT 结果证实二次谐波是非线性响应的主要频率分量。值得一提的是,主要谐波分量的频率取决于 ADC的 INL 形状。对于图 1 所示的非线性(有时称为弓形 INL),二次谐波是主要谐波。对于 S 形 INL,三次谐波是误差的主要频率分量。

打破 ADC 误差与输入之间的相关性

如果我们向输入添加一个相对较大的随机信号,使 ADC 的整体输入以不可预测的方式在ADC 传递函数的不同阶跃之间变化,我们可以在一定程度上减少确定性失真。这个概念如图 5 所示。

图 5. 显示 ADC 传递函数阶跃期间 ADC 输入变化的基本图。图片由Analog Devices提供

添加随机信号(或抖动信号)后,给定的输入并不总是转换为相同的输出电平。因此,即使输入不变,误差也会随时间变化。例如,考虑将 6 LSB 的输入应用于图 1 中的传递函数。如果没有抖动,误差始终为 3 LSB。现在考虑抖动的情况。假设抖动信号偶尔等于 2 LSB。在 2 LSB 处,非线性误差变为零。由于误差在 0 和 3 LSB 之间变化,因此与未抖动情况相比,误差平均值有所降低。这个简单的例子展示了抖动如何消除输入和非线性误差之间的相关性,从而减少确定性失真。抖动通过使转换器的 DNL 误差离域或随机化来实现这一点。

通信系统抖动技术

抖动技术在通信系统中特别有用。对于许多通信应用,输入可以是远低于 ADC 满量程的小信号。这个小信号使用相对少量的 ADC 输出码字。如果这些输出码字表现出较大的 DNL误差,则输出将包含显著的谐波失真。

请注意,对于满量程(或大)信号,DNL 误差在某种程度上是固有平均的。原因是大信号会覆盖 ADC 的所有输出码字。因此,当信号幅度降至低于满量程值 20 dB 时,具有 88 dBFS 满量程 SFDR 的 ADC 可能仅提供 80 dBFS 的 SFDR。在这种情况下,抖动技术可能有助于我们在低信号水平下保持 ADC的 SFDR 性能。应该注意的是,由于输入电平很小,我们可以将抖动信号添加到输入,而不会过度驱动 ADC。

ADC 加入噪声——不是在丢失信息吗?

你可能会问:我们在输入信号中加入比较大的噪声不是丢失了信息吗?答案是信息似乎在时域中丢失了。然而,通过适当选择噪声信号以及信号处理技术,我们可以重建原始信息。一种解决方案是减法式色抖动。在这种情况下,将图 5 中的基本图修改为下图(图 6)。

图 6. 减法式抖动图。图片由Analog Devices提供

在减法方法中,引入输入的噪声以相反的极性添加到输出,从而将系统输出端的净抖动噪声归零。在通信系统中使用的另一种有趣的技术是使用频率内容超出所需信号带宽的窄带噪声。几百 kHz 的小带宽对于抖动信号通常就足够了。带外噪声的两个可能位置是直流附近或略低于奈奎斯特频率(f s /2,其中 f s 是采样频率)。在可用于抖动目的的大多数通信系统中不使用这两个频率区之一。在这种情况下,可以很容易地在输出端滤除抖动。

分析一下我们假设的 ADC

让我们使用图 1 中的传递函数来研究这种技术。为此,我们向该 ADC 应用幅度为 2 LSB 和 DC 值为 7.5 LSB 的 1.11 kHz 正弦波。这样的输入会执行 ADC 的中档代码。从略高于 0 Hz 到 30 kHz 范围的输出频谱如图 7 所示。

图 7. 1.11 kHz 正弦波的另一个示例图,其频谱范围略高于 0 Hz 至 30 kHz

对于这个特定的输入,有几个不同的谐波分量,但主要的仍然是二次谐波。将值转换为分贝,我们发现 SFDR 为 17.47 dBc。为了产生抖动信号,我们可以使用 Matlab 的“randn”函数来产生具有 2 LSB RMS(均方根)的宽带高斯噪声。应用以 1.94 MHz 为中心的通带为 100 kHz 的带通滤波器,宽带噪声被转换为略低于 f s /2的窄带抖动。抖动信号的频谱如下图 8 所示。

图 8. 抖动信号的示例频谱

由于抖动信号是原始噪声的带限版本,我们可以使用以下等式来确定抖动信号的方差:

代入数字,我们得到:

取该值的平方根,抖动信号的 RMS 为 0.45 LSB。抖动的峰峰值可以估计为 6.60.45 = 2.97 LSB(RMS 高斯噪声乘以 6.6 转换为峰峰值)。请注意,抖动的峰峰值足够小,不会过度驱动 ADC。应用抖动后,我们获得以下输出频谱(图 9)。

图 9. 应用抖动 RMS 后的输出频谱

可以看出,谐波被显著抑制。将值转换为分贝,我们获得 27.9 dBc 的 SFDR,与未抖动情况相比提高了 10.43 dB。抖动通过将信号杂散散布到本底噪声中来抑制谐波分量。

真实世界 ADC 的测试结果——ADC3424

下面的图 10 显示了ADC3424对于 70 MHz 输入的输出频谱。

图 10. 70 MHz 输入时 ADC3424 的输出频谱。图片由德州仪器提供

ADC3424 提供抖动功能作为内部特性。关闭内部抖动后,SFDR 为 91 dBc。然而,随着内部抖动被激活,杂散扩散到本底噪声中,并且 SFDR 增加到 99 dBc。

抖动技术限制

可显著改善 ADC SFDR 的适当抖动级别取决于特定 ADC 的架构和其他属性。SFDR 的改善还取决于输入信号的幅度以及抖动的幅度。还应注意,超过一定的噪声水平,SFDR可能不会显著改善。 以Analog Devices 的AD6645为例。该设备使用多级架构。对于这种类型的 ADC 架构,DNL 误差具有重复模式,并且当输入扫过 ADC 输入范围时,DNL 图中有一些尖峰。下面的图 11 显示了 AD6645 在其一小部分输入范围内的 DNL 图。

图 11. AD6645 在其一小部分输入范围内的 DNL 图。图片由Analog Devices提供

对于 AD6645,尖峰每 512 个 LSB 出现一次。经实验发现适合此特定 ADC的抖动电平为 1024 LSB 峰峰值或 155 LSB RMS。应用更大的抖动不会显著改善 AD6645 的 SFDR。对于这个 ADC,抖动的峰峰值等于两个 DNL 尖峰之间代码距离的两倍。但是,我们不能断定这是所有多级 ADC 的一般规则。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 编码器
    +关注

    关注

    41

    文章

    3298

    浏览量

    131091
  • A/D转换器
    +关注

    关注

    1

    文章

    75

    浏览量

    10627
  • SFDR
    +关注

    关注

    0

    文章

    34

    浏览量

    12775
  • 无线电接收器

    关注

    0

    文章

    15

    浏览量

    12684
  • 二次谐波
    +关注

    关注

    0

    文章

    17

    浏览量

    9238
收藏 人收藏

    评论

    相关推荐

    ADC何在存在大信号情况下同时处理小信号?

    对于 ADCSFDR 展示了 ADC何在存在大信号的情况下同时处理小信号。例如,考虑一个接收器应用程序。假设 ADC 输入包含一个 +
    发表于 05-06 10:00 606次阅读
    <b class='flag-5'>ADC</b>如<b class='flag-5'>何在</b>存在大信号情况下同时处理小信号?

    通信系统中使抖动改进ADCSFDR应用研究

    另一个非线性源是 ADC 编码器部分。对于给定的 ADC 相位,编码器部分主要处理直流信号,因为它位于 S/H 之后。因此,编码器非线性会导致系统的静态(或直流)非线性。
    的头像 发表于 12-01 11:42 346次阅读
    <b class='flag-5'>通信</b><b class='flag-5'>系统</b><b class='flag-5'>中使</b>用<b class='flag-5'>抖动</b><b class='flag-5'>改进</b><b class='flag-5'>ADC</b>的<b class='flag-5'>SFDR</b>应用研究

    何在MMPF0100F0AEP中使ADC吗?

    我在 MMPF0100F0AEP 的以下链接中看到您网站上写的 10 位 ADC。我在这部分的数据表中没有看到 ADC。见附图。你能告诉我如何在这个 MMPF0100F0AEP 中使
    发表于 03-20 07:54

    何在VxWorks系统中使用TrueType字库

    何在VxWorks系统中使用TrueType字库
    发表于 03-29 12:25 19次下载

    高速ADC时钟抖动的影响的了解

    了解高速ADC时钟抖动的影响将高速信号数字化到高分辨率要求仔细选择一个时钟,不会妥协模数转换器的采样性能(ADC)。 在这篇文章中,我们希望给读者一个更好的了解时钟抖动及其影响高速模数
    发表于 05-15 15:20 13次下载
    高速<b class='flag-5'>ADC</b>时钟<b class='flag-5'>抖动</b>的影响的了解

    是什么对ADCSFDR构成限制?

    谐波频率是基波频率的整数倍数。对于设计良好的单芯片ADC内核,SFDR一般主要由载波频率与目标基波频率的第二或第三谐波之间的动态范围构成。一些窄带ADC数据手册只会定义较窄的工作频带内的SFD
    的头像 发表于 09-02 14:22 5277次阅读

    16位、210 Msps ADC 100dB SFDR

    16位、210 Msps ADC 100dB SFDR
    发表于 05-11 12:02 1次下载
    16位、210 Msps <b class='flag-5'>ADC</b> 100dB <b class='flag-5'>SFDR</b>

    16位210 Msps ADC 98dB SFDR

    16位210 Msps ADC 98dB SFDR
    发表于 05-24 10:22 1次下载
    16位210 Msps <b class='flag-5'>ADC</b> 98dB <b class='flag-5'>SFDR</b>

    估算SNR和SFDR的实际考虑因素

    时钟抖动、采样率和量化噪声是影响 ADC 中 SNR 和 SFDR 的最关键因素
    的头像 发表于 08-11 14:26 2539次阅读
    估算SNR和<b class='flag-5'>SFDR</b>的实际考虑因素

    何在ARM7-LPC2148中使ADC

    在本教程中,我们将了解如何在 ARM7-LPC2148 中使ADC,方法是向模拟引脚提供不同的电压,并在模数转换后将其显示在16x2 LCD 屏幕上。
    的头像 发表于 09-23 17:02 2279次阅读
    如<b class='flag-5'>何在</b>ARM7-LPC2148<b class='flag-5'>中使</b>用<b class='flag-5'>ADC</b>

    在高速ADC中增加SFDR的局限性分析

    无杂散动态范围 (SFDR)是 表征电路线性性能的常用方法。该规范在处理通信系统时特别有用。通过检查 AD 转换器 (ADC) 的一般功能,本文试图解释限制
    的头像 发表于 05-11 15:22 816次阅读
    在高速<b class='flag-5'>ADC</b>中增加<b class='flag-5'>SFDR</b>的局限性分析

    通信系统中使抖动改进ADCSFDR

    通过使用抖动打破量化误差和输入信号之间的统计相关性可以提高理想量化器的性能。
    的头像 发表于 05-24 09:37 363次阅读
    在<b class='flag-5'>通信</b><b class='flag-5'>系统</b><b class='flag-5'>中使</b>用<b class='flag-5'>抖动</b><b class='flag-5'>改进</b><b class='flag-5'>ADC</b>的<b class='flag-5'>SFDR</b>

    通信系统中使抖动改进ADCSFDR

    通过使用抖动打破量化误差和输入信号之间的统计相关性可以提高理想量化器的性能。
    的头像 发表于 07-07 09:45 294次阅读
    在<b class='flag-5'>通信</b><b class='flag-5'>系统</b><b class='flag-5'>中使</b>用<b class='flag-5'>抖动</b><b class='flag-5'>改进</b><b class='flag-5'>ADC</b>的<b class='flag-5'>SFDR</b>

    在高速ADC中增加SFDR的主要限制是什么?

    在高速ADC中增加SFDR的主要限制是什么? 高速ADC是现代电子器件中一个十分重要的组成部分, 通常在工业、汽车、航空以及军事等领域应用广泛。随着技术的发展,高速ADC的性能也不断得
    的头像 发表于 10-31 09:41 231次阅读

    是什么对ADCSFDR构成限制

    电子发烧友网站提供《是什么对ADCSFDR构成限制.pdf》资料免费下载
    发表于 11-28 11:49 0次下载
    是什么对<b class='flag-5'>ADC</b>的<b class='flag-5'>SFDR</b>构成限制