高速DAC相位噪声从何而来？首要的原因原来是它……
在电路设计中，DAC时钟通常是DAC中产生相位噪声的首要原因。为什么这么说？本文将来做一些探讨。
时钟相位噪声的产生
时钟决定何时发送下一样本，故相位（或时序）中的任何噪声都会直接影响输出的相位噪声。
图 1：时钟与相位噪声的相关性
如上图所示，时钟对相位噪声的影响，可以视作各相继离散值与一个矩形函数相乘，其时序由时钟定义。
图 2：相位噪声卷积
如上图所示，在频域中，乘法转换为卷积运算。结果，期望的频谱被时钟相位噪声所破坏。这就是整个时钟相位噪声的产生的过程。
信号频率与相位噪声
根据信号频率与时钟频率之比，相对于载波的噪声放大或缩小。信号频率每降低一半，噪声改进6dB。为了证明这一点，下图是不同频率（5GHz，1GHz，500MHz）下，混入一个带有轻度100kHz相位偏移的调制时钟信号（精密受控），来模拟相位噪声，来看看信号频率与相位噪声的关系。
图 3 ：带100kHz相位调制的时钟输出相位噪声 （图片来源：ADI）
我们可以看到，从5GHz时钟到500 MHz DAC输出观测到20dB降幅，从500MHz输出到1GHz输出观测到6dB增幅。
时钟噪声对于DAC相位噪声的影响很大。选择一个高精度的晶振可能是最简单的方案。
文章来源：得捷电子DigiKey
审核编辑 黄宇
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
电路设计
+关注
关注
6565文章
2317浏览量
195405 -
dac
+关注
关注
43文章
1973浏览量
189514 -
相位噪声
+关注
关注
2文章
152浏览量
22646
发布评论请先 登录
相关推荐
什么是相位噪声 产生相位噪声的原因 相位噪声的表示方法及影响
，它可以影响到通信系统的性能，尤其是对于高速通信系统来说。 相位噪声的产生原因主要有两个方面：主振荡器（或参考频率源）的噪声和环路滤波器引入
低相位噪声晶振选型，应该从何入手？
低相位噪声晶振选型，应该从何入手？ 低相位噪声晶振在现代电子设备中扮演着非常重要的角色，因为它们能够提供高精度的时钟信号，并且具有低
相位噪声是什么？相位噪声指标
相位噪声是振荡器在短时间内频率稳定度的度量参数。它来源于振荡器输出信号由噪声引起的相位、频率的变化。频率稳定度分为两个方面：长期稳定度和短期稳定度，其中，短期稳定度在时域内用艾伦方差来
ADA4807-4放大输出1.3M正弦波时有稳定频率为21Mhz的噪声以及42M,63M的谐波是怎么回事？
示波器上对信号做FFT分析，发现噪声稳定而且幅度不小，主要就是21Mhz及其2,3次谐波。
芯片的4运放，均设计的是同相放大2倍电路，输入信号由信号发生器给出的1.3Mhz，峰峰值1V，无直流偏置的的正弦波。
一个一个运放测试，输出结果都一样。不明白噪声源
发表于 11-20 06:06
ADC噪声：从何而来？
这个问题围绕着ADC的噪声贡献因素。在评估ADC的噪声时，我们需要考虑哪些事项？噪声可以通过多种方式进入ADC。在接下来的几篇博客中，我们将介绍噪声进入ADC的所有门口，并可能出现在输
快速精密DAC与高速DAC：异同
直流精度是高速DAC和快速精密DAC之间的主要区别。通常很难解释这种差异的原因和影响，而且当两种类型的DAC提供相同的分辨率和相同的线性度时
电源噪声和时钟抖动对高速DAC相位噪声的影响的分析及管理
在所有器件特性中，噪声可能是一个特别具有挑战性、难以掌握的设计课题。这些挑战常常导致一些道听途说的设计规则，并且开发中要反复试错。本文将解决相位噪声问题，目标是通过量化分析来阐明如何围绕高速
ADC的噪声从何而来？
这个问题围绕着 ADC 的噪声贡献者展开。在评估 ADC 的噪声时，我们需要考虑哪些事项？噪声可以多种方式进入 ADC。在接下来的几篇博客中，我们将了解噪声进入 ADC 并可能出现在输
工商网监
评论