0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

锁相环性能度量标准解读

CHANBAEK 来源:信号处理杂谈与仿真 作者:小猪大话系统 2023-10-31 10:36 次阅读

锁相环性能度量标准包括品质因数、噪声基底、闪烁噪声模型。

一个理想锁相振荡器的相位噪声主要取决于以下因素:

a.VCO的频率和鉴相器;

b.VCO的灵敏度kvco、VCO和参考振荡器相位噪声曲线;

c.电荷泵电流、环路滤波器和环路带宽;

d.工作模式:整数、小数调制样式。

(1)PLL相位噪声

锁相环对输出相位噪声的贡献可以用PLL噪声基底及PLL闪烁噪声(又叫1/f噪声)的品质因数来表征,见下式(1):

图片

图片

图片

图片

(3)品质因数的计算方法

品质因数(FOM)本质上是PLL和VCO的归一化噪声参数,它有助于快速评估PLL在所要求的VCO、频偏及鉴相器频率下的性能水平。一般来说,合成器在闭环带宽内以PLL IC噪声为主;在环路带宽外(在远离载频的频偏)以VCO开环相位噪声为主。因此,通过将环路带宽设置为PLL相位噪声曲线与VCO自由运行相位噪声曲线相交点对应的频率值【即PLL相位噪声曲线与VCO开环相位噪声曲线相交于一点,环路带宽等于该点对应的频率】,来快速评估PLL的闭环性能。

品质因数在估计噪声参数时也有用,这些噪声参数会输入到闭环设计工具(比如Hittite PLL Design),Hittite PLL Design工具能够给出关于闭环相位噪声的更准确评估,以及PLL环路滤波器的元件值。

图片

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 锁相环
    +关注

    关注

    35

    文章

    551

    浏览量

    87248
  • 振荡器
    +关注

    关注

    28

    文章

    3518

    浏览量

    137638
  • pll
    pll
    +关注

    关注

    6

    文章

    740

    浏览量

    134572
  • VCO
    VCO
    +关注

    关注

    12

    文章

    181

    浏览量

    68731
收藏 人收藏

    评论

    相关推荐

    锁相环知识

    本帖最后由 zhihuizhou 于 2011-12-21 17:43 编辑   锁相环PLL原理与应用  第一部分:锁相环基本原理  一、锁相环基本组成  二、鉴相器(PD)  三
    发表于 12-21 17:35

    数字锁相环设计步骤

    本文按照数字锁相环设计的步骤,采用手把手的方式讲述设计过程和原理,旨在给数字锁相环初次设计者提供一个思路,缩短开发的时间。 有关数字锁相环的帖子不断出现,但大多没有讲述其原理。翻开有关锁相环
    发表于 01-12 15:29

    锁相环

    锁相环仿真,可以参考一下!
    发表于 08-13 09:11

    关于锁相环的组成你了解多少?

    )和压控振荡器(VCO)三部分组成。  锁相环特点是:用外部输入的参考信号控制环路内部振荡信号的频率和相位。  锁相环工作原理:相位比较器把输入信号作为标准,将它的频率和相位与从VCO输出端送来的信号进行
    发表于 03-17 06:00

    PVA0865AF-LF锁相环

    `可编程锁相环(PLL)解决方案有多种尺寸和类型可供选择。 PLL以整数N或小数N形式提供同时根据带宽利用无源或有源环路滤波器。 可以通过3线串行接口对其进行快速编程同时提供非常低的杂散抑制和较小
    发表于 04-03 17:00

    SFS11000Y-LF锁相环

    信号源的任何应用的理想选择,并且利用微带或陶瓷谐振器拓扑结构可提供出色的相位噪声性能。测试仪器雷达系统SFS10500H-LF锁相环SFS10625H-LF锁相环SFS10640H-LF锁相环
    发表于 04-03 17:05

    如何设计一种高性能CMOS电荷泵锁相环电路?

    锁相环系统是什么工作原理?传统电荷泵电路存在的不理想因素有哪些?设计一种高性能CMOS电荷泵锁相环电路
    发表于 04-09 06:38

    高频锁相环的可测性设计,不看肯定后悔

    本文针对一款应用于大规模集成电路的CMOS高频锁相环时钟发生器,提出了一种可行的测试方案,重点讲述了锁相环的输出频率和锁定时间参数的测试,给出了具体的测试电路和测试方法。对于应用在大规模电路系统中的锁相环模块,该测试方案既可用于
    发表于 04-21 06:28

    锁相环频率合成器是什么原理?

    频率合成器的主要性能指标锁相环频率合成器原理锁相环频率合成器捕捉过程的分析与仿真
    发表于 04-22 06:27

    MCU锁相环的相关资料分享

    在使用K60的过程中发现自己pllinit()不清楚,才发觉自己锁相环的概念还不懂,so,赶紧补补……锁相环(PLL: Phase-locked loops)是一种利用反馈(Feedback)控制
    发表于 11-04 08:57

    PLL(锁相环)电路原理是什么?

    PLL(锁相环)电路原理是什么?
    发表于 01-21 07:03

    LabVIEW锁相环(PLL)

    LabVIEW锁相环(PLL) 锁相环是一种反馈电路,其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振(VCXO)的相位来实现同步的,在比较的过程中,锁相环
    发表于 05-31 19:58

    锁相环控制频率的原理

    保证环路所要求的性能, 增加系统的稳定性。压控振荡器受滤波器输出的电压控制, 使得压控振荡器的频率向输入信号的频率靠拢, 也就是使差拍频率越来越低, 直至消除频率差而锁定。锁相环在开始工作时, 通常输入
    发表于 06-22 19:16

    模拟锁相环与数字锁相环的主要区别在哪里?

    模拟锁相环与数字锁相环的主要区别在哪里?
    发表于 04-24 10:48

    锁相环性能度量标准

    锁相环性能度量标准包括品质因数、噪声基底、闪烁噪声模型。
    的头像 发表于 10-30 17:19 380次阅读
    <b class='flag-5'>锁相环</b><b class='flag-5'>性能</b><b class='flag-5'>度量</b><b class='flag-5'>标准</b>