0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

什么是锁相环 锁相环的组成 锁相环选型原则有哪些呢?

云脑智库 来源:RF通信 2023-08-01 09:37 次阅读

大家都知道锁相环很重要,它是基石,锁相环决定了收发系统的基础指标,那么如此重要的锁相环选型原则有哪些呢?

锁相环原理

锁相环一般由鉴相器(PD)、环路滤波器(LPF)、电压控制振荡器(VCO)组成。其功能如下:

鉴相器:又称为相位比较器,其主要功能是检测输入信号和输出信号的相位差,并将检测的相位差转换为电压信号。

环路滤波器:主要功能是滤除鉴相器输出的高频分量。

电压控制振荡器:根据鉴相器产生的信号,对输出信号的频率和相位进行调整。

4447dac2-2fbc-11ee-9e74-dac502259ad0.png

基本原理大家都知道

相位噪声

相位噪声是第一设计原则

相位噪声的计算公式

F=FOM + 10logfpfd+ 20log N

FOM是归一化相位噪声。

从上述公式可以看出,除了FOM,相位FPD和N有关,输出频率定下来之后我们可以发现,相位噪声与FPD关系最大。

因此在不考虑基带采样率因素的情况下,FPD越大越好。

444f3cb8-2fbc-11ee-9e74-dac502259ad0.png

上图是闭环相位噪声

注意此公式用来计算带内相位噪声,带外与VCO的相噪有关。在设计与邻道相关的指标时考虑的就是带外相位噪声,说白了就是VCO的相位噪声。一般器件的手册会给一个典型频点的相噪,可以根据手册的指标按照20lg(f/f2)估算所需频段的相位噪声。

例如下图,3.3G在200k位置是-120dBm/Hz,那么1G在200k的位置就是-129dBm/Hz左右。

4469ed6a-2fbc-11ee-9e74-dac502259ad0.png

所以选型第一原则就是在可选范围内,选择PD的频率越高越好。

锁定时间

锁定时间老生常谈,注意一下,锁定时间除了物理换频时间还要加上程序加载时间。

44869776-2fbc-11ee-9e74-dac502259ad0.png

杂散的规避方法

散是锁相环避不开的问题。杂散分为小数杂散和整数杂散,杂散存在不可怕,只要有应对的办法就好。

小数杂散

小数锁相环是目前锁相环的主流应用,小数杂散的来源主要有以下几种

鉴相杂散

电流杂散

小数杂散的降低主要从以下入手:1.改变小数分频比2.改变鉴相频率

总的原则就是改变小数杂散的相对位置,然后通过低通滤波器压制。

44908f2e-2fbc-11ee-9e74-dac502259ad0.png

注意:小数杂散出现频率很高,需要大量的测试验证通过去规避。

整数杂散

当设计宽频方案时,整数杂散不得不考虑,因为整数杂散无法消除,一定会存在。

整数边界杂散发生在PFD频率的整数倍处,并且在接近载波频率时最强。

此时环路滤波器无法将其滤除。

例如,参考输入为 20 MHz,假设输出频率为1000.1MHz,那么就会产生1000MHz的整数杂散,也可以看到,整数杂散间隔20MHz就会出现。

整数杂散很规律,非常容易发现。

44bf30e0-2fbc-11ee-9e74-dac502259ad0.png

解决的办法有两种

增加环路滤波器阶数

但是效果一般,环路滤波器带外抑制效果一般,增加阶数可能会带来环路不稳定的因素。

改变鉴相频率

以上文为例,鉴相频率为20MHz,在输出1000.1MHz时会出现整数杂散,那么改变鉴相频率为30MHz,1001.1MHz就不会出现。

所以需要选择鉴相频率可奇偶数可除的锁相环。

设计宽频方案时,此点非常重要,并不是所有锁相环都可鉴相奇偶数可除。

总结

当下的锁相环无需复杂的设计,十年前还需要设计外置VCO,现在频率源很多都不单独设置专门的岗位。仅需要做好选型工作就好,在此情况下我们不能再退。





审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 锁相环
    +关注

    关注

    35

    文章

    551

    浏览量

    87248
  • 比较器
    +关注

    关注

    14

    文章

    1526

    浏览量

    106491
  • 鉴相器
    +关注

    关注

    1

    文章

    56

    浏览量

    23101
  • 环路滤波器
    +关注

    关注

    3

    文章

    26

    浏览量

    13087
  • 数字控制振荡器

    关注

    0

    文章

    9

    浏览量

    7297

原文标题:锁相环的选型原则

文章出处:【微信号:CloudBrain-TT,微信公众号:云脑智库】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    锁相环的原理,特性与分析

    本帖最后由 gk320830 于 2015-3-7 20:18 编辑 锁相环的原理,特性与分析所谓锁相环路,实际是指自动相位控制电路(APC),它是利用两个电信号的相位误差,通过环路自身调整作用,实现频率准确跟踪的系统,称该系统为
    发表于 08-15 13:18

    锁相环知识

    本帖最后由 zhihuizhou 于 2011-12-21 17:43 编辑   锁相环PLL原理与应用  第一部分:锁相环基本原理  一、锁相环基本组成  二、鉴相器(PD) 
    发表于 12-21 17:35

    数字锁相环设计步骤

    本文按照数字锁相环设计的步骤,采用手把手的方式讲述设计过程和原理,旨在给数字锁相环初次设计者提供一个思路,缩短开发的时间。 有关数字锁相环的帖子不断出现,但大多没有讲述其原理。翻开有关锁相环
    发表于 01-12 15:29

    锁相环

    锁相环仿真,可以参考一下!
    发表于 08-13 09:11

    锁相环程序设计思路

    那个对讲机的锁相环的程序怎么写?是基于STM32单片机的,锁相环芯片使用的是LMX2337
    发表于 04-09 08:18

    锁相环MATLAB仿真

    要实现锁相环的基本原理及工作状态,如何编写程序
    发表于 06-11 21:33

    关于锁相环组成你了解多少?

    )和压控振荡器(VCO)三部分组成。  锁相环特点是:用外部输入的参考信号控制环路内部振荡信号的频率和相位。  锁相环工作原理:相位比较器把输入信号作为标准,将它的频率和相位与从VCO输出端送来的信号进行
    发表于 03-17 06:00

    PVA0865AF-LF锁相环

    `可编程锁相环(PLL)解决方案有多种尺寸和类型可供选择。 PLL以整数N或小数N形式提供同时根据带宽利用无源或有源环路滤波器。 可以通过3线串行接口对其进行快速编程同时提供非常低的杂散抑制和较小
    发表于 04-03 17:00

    SFS11000Y-LF锁相环

    信号源的任何应用的理想选择,并且利用微带或陶瓷谐振器拓扑结构可提供出色的相位噪声性能。测试仪器雷达系统SFS10500H-LF锁相环SFS10625H-LF锁相环SFS10640H-LF锁相环
    发表于 04-03 17:05

    如何采用VHDL实现全数字锁相环电路的设计?

    全数字锁相环由那几部分组成?数字锁相环的原理是什么?如何采用VHDL实现全数字锁相环电路的设计?
    发表于 05-07 06:14

    MCU锁相环的相关资料分享

    在使用K60的过程中发现自己pllinit()不清楚,才发觉自己锁相环的概念还不懂,so,赶紧补补……锁相环(PLL: Phase-locked loops)是一种利用反馈(Feedback)控制
    发表于 11-04 08:57

    PLL(锁相环)电路原理是什么?

    PLL(锁相环)电路原理是什么?
    发表于 01-21 07:03

    LabVIEW锁相环(PLL)

    LabVIEW锁相环(PLL) 锁相环是一种反馈电路,其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振(VCXO)的相位来实现同步的,在比较的过程中,锁相环
    发表于 05-31 19:58

    锁相环如何进行锁相

    听说锁相环可以倍频,倍频时输入输出频率都不一样,如何锁相
    发表于 04-24 10:14

    模拟锁相环与数字锁相环的主要区别在哪里?

    模拟锁相环与数字锁相环的主要区别在哪里?
    发表于 04-24 10:48