双通道锁相环结构设计

1. 传统单通道PLL

传统PLL大都采用单通道控制技术，其结构框图和调谐曲线如图1所示。通过单通道来控制压控振荡器，数字逻辑控制可编程电容阵列来展宽调谐范围，同时减小振荡器增益（Kvco），降低了噪声耦合和非线性。

Fig1. 单通道控制技术（a）结构框图；（b）调频曲线

为了满足宽调谐范围，往往需要较多的数字控制逻辑，电容阵列开关全部导通和全部闭合会使总电容量差别较大，导致单通道控制PLL在不同band的Kvco差别很大。如图1（b）所示，在实际应用中，外界温度对调频曲线的影响明显，特别是在调频曲线的非中央区域，不同band的Kvco变化更加剧烈，这种变化无法通过调整数字控制逻辑进行补偿。

**2. **双通道锁相环

2.1 Rhee****结构

双通道结构能够使环路滤波器控制电压变化范围变小，进而提高电荷泵输出线性度，同时控制电压处于调频曲线的中央区域，使振荡器调频线性度增强。所谓双通道就是将环路分为粗调和细调两条支路。国内PLL大牛清华大学李宇根（Woogeun Rhee）教授发表过一篇单输入双通道PLL，采用90nm CMOS工艺，在PCI Express Gen2应用中实现了0.48ps的RJ，最大带宽为12MHz。

Rhee提出的单输入双通道PLL结构和频率调谐曲线如图2和图3所示，采用模拟粗调环路代替传统PLL中的可编程电容阵列实现大的频率调谐范围。细调控制电压范围相对粗调减小了k倍，提高了前级CP和后级VCO增益的线性度。

Fig2.Rhee结构框图

Fig3.Rhee结构频率调谐曲线

**2.2 **本人提出的双通道结构

本人在参考Rhee提出了图4所示的双通道结构，控制电压经粗调和细调环路将电压转成电流，为环形振荡器（cco）提供电流（icco），满足Icco=i1+i2，其中i1为粗调环路产生的电流，i2为细调环路产生的电流。

Fig4. 本人提出的双通道结构

之所以称为粗调环路是因为电阻R1和电容C1为环路提供了一个很大的时间常数，R1和C1为环路增加了一组极零对。粗调环路大RC的存在，使得环路等效增益主要由细调环路决定，假设细调环路引入的增益为Kvco，M5与M4尺寸比为m5/4，M6与M3尺寸比为m6/3，则图4所示相位域的表达式为（忽略C2的影响）：

可见双通道锁相环在单环锁相环的基础上增加了一个极点和一个零点，频率分别为：

其中ωp1和ωz1需要落在环路带宽内且要远远小于单位增益带宽，以免影响环路稳定性。m5/4/ m6/3的比值不仅决定了环路增益，而且会影响环路稳定性，在电路设计时应仔细考虑。

图4中大电容C2的引入一方面降低了C2上极板的抖动，另一方面C2与cco正常工作时的等效电阻Rcco形成了一个左半轴的高频极点，抑制了锁相环输出时钟的高频噪声，这个极点频率为：

C2太大会影响环路稳定性，太小起不到滤波器作用，电路设计时置于10倍的单位增益带宽处最佳。

由此可得图4的完整相位域表达式为：

可得本文提出的单输入双通道锁相环的开环传递函数：

其中Kpc为鉴频鉴相器和电荷泵的等效增益，大小为I CP /2π；F(s)二阶滤波器传递函数，N为内部高速分频器的分频比。

折中选取图4中R1为421kΩ，C1为61pF，C2为17pF，m5/4为58.5，m6/3为1，细调环路Kvco为250MHz/V。然后计算出不同环路带宽、分频比、电荷泵电流下的滤波器参数满足表1，其中Fref为参考频率、Fc为环路带宽、PM为相位裕度、Icp为电荷泵电流、Kvco为压控振荡器增益、N为内部高速分频器的分频比、R2和C1、C2表示环路滤波器中的电阻和电容。

表1 双通道PLL输出频率为2.50GHz时的环路参数

传统锁相环相位在180度时向上凸起且在单位增益带宽处有最大相位裕度，本文提出的双通道结构由于极零对ωp1和ωz1的存在使得相位在180度时向下凹陷且在单位增益带宽处相位裕度最大。图5给出了表1中Fc为5.00MHz时的环路波特图。

Fig5. Fc为5.00MHz时的环路波特图

**2.3 **芯片测试结果

1）refclk=100MHz，环路带宽为5MHz，输出频率为2.5GHz的测试结果

①频谱仪测试结果

②示波器测试结果

2）refclk=80MHz，环路带宽为3.6MHz，输出频率为4GHz的测试结果

①频谱仪测试结果

②示波器测试结果

测试结果总结如下表所示: