0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

什么是AXI?AXI如何工作?

fpga加油站 来源:fpga加油站 2023-09-27 09:50 次阅读

UG761中文文档简介

Xilinx 从 Spartan-6 和 Virtex-6 器件开始采用高级可扩展接口 (AXI) 协议作为知识产权 (IP) 内核。Xilinx 继续将 AXI 协议用于针对 7 系列和 Zynq-7000 All Programmable SoC 器件的 IP。

本文件旨在

• 介绍 AXI 协议的关键概念

• 概述您可以使用哪些 Xilinx 工具来创建基于 AXI 的 IP

• 解释赛灵思采用了 AXI 的哪些特性

• 就如何将现有设计移植到 AXI 提供指导

什么是 AXI?

AXI 是 ARM AMBA 的一部分, AMBA 是 1996 年首次推出的微控制器总线系列。2003 年发布的AMBA 3.0 首次包含了第一版 AXI。2010 年发布的 AMBA 4.0 包含第二版 AXI,即 AXI4。

AXI4 接口有三种类型:

• AXI4-满足高性能内存映射要求。

• AXI4-Lite 用于简单、低吞吐量的内存映射通信(例如,控制寄存器和状态寄存器之间的通信)。

• AXI4-Stream-用于高速数据流。

赛灵思在 ISE 设计套件 12.3 版中引入了这些接口。

AXI 如何工作

AXI 规范描述了单个 AXI 主站和单个 AXI 从站之间的接口,代表了相 互 交 换 信息的 IP 内核。

内存映射的 AXI 主站和从站可通过一种称为互连块的结构连接在一起。赛灵思 AXI 互连 IP 包含符合 AXI 标准的主站和从站接口,可用于在一个或多个 AXI 主站和从站之间路由事务。AXI 互连 IP 在第 17 页的 Xilinx AXI 互连核心 IP 中进行了描述。

AXI4 和 AXI4-Lite 接口都由五个不同的通道组成:

• 读取地址通道

• 写入地址通道

• 读取数据通道

• 写入数据通道

• 写响应通道

数据可以同时在主站和从站之间双向移动,数据传输量也可以不同。AXI4 的限制是一次突发事务最多可传输 256 个数据。AXI4-Lite 每个事务只允许一次数据传输。

139be58c-5c56-11ee-939d-92fbcf53809c.png

部分翻译截图(上下滑动查看)

13adc5a4-5c56-11ee-939d-92fbcf53809c.png

13d1bdf6-5c56-11ee-939d-92fbcf53809c.png

13e7b944-5c56-11ee-939d-92fbcf53809c.png

1400b30e-5c56-11ee-939d-92fbcf53809c.png

1421bf86-5c56-11ee-939d-92fbcf53809c.png

1435319c-5c56-11ee-939d-92fbcf53809c.png

1456cb40-5c56-11ee-939d-92fbcf53809c.png

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 微控制器
    +关注

    关注

    48

    文章

    6809

    浏览量

    147637
  • 寄存器
    +关注

    关注

    30

    文章

    5028

    浏览量

    117723
  • 接口
    +关注

    关注

    33

    文章

    7639

    浏览量

    148495
  • Xilinx
    +关注

    关注

    70

    文章

    2121

    浏览量

    119373
  • AXI
    AXI
    +关注

    关注

    1

    文章

    126

    浏览量

    16286

原文标题:UG761中文文档|AXI Reference Guide

文章出处:【微信号:fpga加油站,微信公众号:fpga加油站】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    AXI VIP设计示例 AXI接口传输分析

    赛灵思 AXI Verification IP (AXI VIP) 是支持用户对 AXI4 和 AXI4-Lite 进行仿真的 IP。它还可作为 A
    发表于 07-08 09:24 1336次阅读

    AXI VIP当作master时如何使用

      AXI接口虽然经常使用,很多同学可能并不清楚Vivado里面也集成了AXI的Verification IP,可以当做AXI的master、pass through和slave,本次内容我们看下
    的头像 发表于 07-27 09:19 684次阅读
    <b class='flag-5'>AXI</b> VIP当作master时如何使用

    XILINX FPGA IP之AXI Traffic Generator

    AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互连以及其他AXI4系统外设上生成特定序列(流量)。它根据IP的编程和选择的操作模式生成各种类型
    的头像 发表于 11-23 16:03 827次阅读
    XILINX FPGA IP之<b class='flag-5'>AXI</b> Traffic Generator

    AXI参考指南(英文资料)

    AXI Reference Guide (AXI).pdf
    发表于 12-23 16:41 55次下载

    AXI接口简介_AXI IP核的创建流程及读写逻辑分析

    本文包含两部分内容:1)AXI接口简介;2)AXI IP核的创建流程及读写逻辑分析。 1AXI简介(本部分内容参考官网资料翻译) 自定义IP核是Zynq学习与开发中的难点,AXI IP
    的头像 发表于 06-29 09:33 1.5w次阅读
    <b class='flag-5'>AXI</b>接口简介_<b class='flag-5'>AXI</b> IP核的创建流程及读写逻辑分析

    一文详解ZYNQ中的DMA与AXI4总线

    在ZYNQ中,支持AXI-Lite,AXI4和AXI-Stream三种总线,但PS与PL之间的接口却只支持前两种,AXI-Stream只能在PL中实现,不能直接和PS相连,必须通过
    的头像 发表于 09-24 09:50 4406次阅读
    一文详解ZYNQ中的DMA与<b class='flag-5'>AXI</b>4总线

    何谓 AXI?关于AXI3/AXI4的相关基础知识

    引言 近来,几乎每个赛灵思 IP 都使用 AXI 接口。Zynq、Zynq MP、MicroBlaze 和全新的 Versal 处理器都无一例外使用 AXI 接口。因此,AXI 接口已成为几乎所有
    的头像 发表于 09-27 11:06 5957次阅读
    何谓 <b class='flag-5'>AXI</b>?关于<b class='flag-5'>AXI</b>3/<b class='flag-5'>AXI</b>4的相关基础知识

    你必须了解的AXI总线详解

    不同类型的DMA GPIO PL general purpose AXI GP AXI utlilizing PS DMAC High performance w/DMA ACP w/DMA 几种
    的头像 发表于 10-09 18:05 6579次阅读
    你必须了解的<b class='flag-5'>AXI</b>总线详解

    ZYNQ中DMA与AXI4总线

    ZYNQ中DMA与AXI4总线 为什么在ZYNQ中DMA和AXI联系这么密切?通过上面的介绍我们知道ZYNQ中基本是以AXI总线完成相关功能的: 图4‑34连接 PS 和 PL 的 AXI
    的头像 发表于 11-02 11:27 3939次阅读
    ZYNQ中DMA与<b class='flag-5'>AXI</b>4总线

    AXI4 、 AXI4-Lite 、AXI4-Stream接口

    AXI4 是一种高性能memory-mapped总线,AXI4-Lite是一只简单的、低通量的memory-mapped 总线,而 AXI4-Stream 可以传输高速数据流。从字面意思去理解
    的头像 发表于 07-04 09:40 6104次阅读

    AXI通道定义及AXI总线信号描述

    本文主要介绍了AXI通道以及在每个通道下信号的概述。
    的头像 发表于 08-04 10:49 9843次阅读

    AXI3与AXI4写响应的依赖区别​

    上面两图的区别是相比AXI3,AXI4协议需要确认AWVALID、AWREADY握手完成才能回复BVALID。为什么呢?
    的头像 发表于 03-30 09:59 725次阅读

    AXI总线工作流程

    在zynq开发过程中,AXI总线经常遇到,每次看到AXI总线相关的信号时都一头雾水,仔细研究一下,将信号分分类,发现其实也不难。
    的头像 发表于 05-25 11:22 620次阅读
    <b class='flag-5'>AXI</b>总线<b class='flag-5'>工作</b>流程

    AXI VIP当作master时如何使用?

    AXI接口虽然经常使用,很多同学可能并不清楚Vivado里面也集成了AXI的Verification IP,可以当做AXI的master、pass through和slave,本次内容我们看下
    的头像 发表于 07-27 09:16 942次阅读
    <b class='flag-5'>AXI</b> VIP当作master时如何使用?

    AXI传输数据的过程

    AXI4为例,有AXI full/lite/stream之分。 在Xilinx系列FPGA及其有关IP核中,经常见到AXI总线接口,AXI总线又分为三种: •
    的头像 发表于 10-31 15:37 466次阅读
    <b class='flag-5'>AXI</b>传输数据的过程