0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

核芯互联发布62.5MHz ~35.2GHz小数分频锁相环CLF4371

核芯互联 2023-08-29 21:53 次阅读

核芯互联发布射频锁相环CLF4371,CLF4371是一款低噪声宽频段的锁相环,支持整数模式和小数模式,可以工作在-40~85℃全温度范围。芯片采用3x3mm 超小型BGA封装,可以为用户节省面积,该产品也支持提供KGD以进一步节省面积。

芯片集成了4 个VCO,能够覆盖4~8.8GHz频段。通过输出分频器(分频比2,4,8,16,32,64可配),可以支持62.5M~4GHz频段。通过2倍频电路,可以支持 8~18GHz频段,再通过2倍频电路,可以支持18~35.2GHz频段。输入频率范围 100kHz~300MHz,支持差分输入和单端输入,支持方波输入和正弦波输入。同时,输入频率可以进行2倍频,或1~1023分频等供鉴频鉴相器(PFD)工作。电荷泵(CP)电流0.3mA~4.8mA 可配, 0.3mA/step。锁相环反馈通路多模分频器(MMD)分频比支持 4~65535。

f147ab34-465b-11ee-a2ef-92fbcf53809c.jpg


主 要 参 数

输出频率范围:62.5 MHz~35.2 GHz

输入频率范围:100kHz~300 MHz

带内归一化噪底: -230 dBc/Hz

归一化 1/f 噪底: -126 dBc/Hz

积分 rms jitter(10kHz~10MHz):

63 fs for 4 GHz output

67 fs for 8 GHz output

90 fs for 16 GHz output

120 fs for 32 GHz output

参考杂散:-80 dBc

锁定温度范围:-40~+85℃

支持片上滤波器, 片外滤波器两种选项, 减少 PCB

BoM 单一工作电压:3.3 V, 无需板上低噪声 LDO

支持差分和单端输出模式

电流:

175mA@Pout=0dBm for 4 GHz output

350mA@Pout=0dBm for 32 GHz output

封装尺寸:3mm×3mm BGA

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 射频
    +关注

    关注

    101

    文章

    5361

    浏览量

    165860
  • 锁相环
    +关注

    关注

    35

    文章

    551

    浏览量

    87254
  • ldo
    ldo
    +关注

    关注

    34

    文章

    1763

    浏览量

    152030
  • 核芯互联
    +关注

    关注

    0

    文章

    18

    浏览量

    1644

原文标题:核芯互联发布62.5MHz ~35.2GHz小数分频锁相环CLF4371

文章出处:【微信号:gh_0dbe96735e9d,微信公众号:核芯互联】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    STM32L072用内部时钟通过锁相环倍频到主频32MHz后,功耗很大怎么解决?

    STM32L072是低功耗MCU, 但是用内部时钟,通过锁相环倍频到主频32MHz后,执行main函数,SystemClock_Config();函数后,单片机有7mA的功耗,为啥这么大?应该怎么样
    发表于 03-15 06:03

    锁相环和鉴相器的电路原理和结构?

    请问在电子电路中锁相环和鉴相器的电路结构是什么样的?它是如何实现此电路功能的?可否详细解释一下?
    发表于 02-29 22:34

    锁相环数分频小数分频的区别是什么?

    锁相环数分频小数分频的区别是什么? 锁相环(PLL)是一种常用的电子电路,用于将输入的时钟信号与参考信号进行同步,并生成输出信号的一种技术。在PLL中,
    的头像 发表于 01-31 15:24 609次阅读

    AD9779内部锁相环无法锁定怎么解决?

    外部参考时钟为90MHz,需要的到一个110MHz的中频信号,因此使用AD9779内部锁相环,进行8倍插值处理。reg01配置为11001000,reg8配置为01111100,reg9配置为
    发表于 12-04 08:29

    PLL原理及主要技术指标

    ADI 是高性能模拟器件供应商,在锁相环领域已有十多年的的设计经验。到目前为止,ADI 的 ADF 系列锁相环产品所能综合的频率可达 8GHz,几乎能够涵盖目前所有无线通信系统的频段。ADF 系列
    发表于 11-28 15:17 0次下载
    PLL原理及主要技术指标

    宽带小步进频综的小数分频PLL解决方案

    电子发烧友网站提供《宽带小步进频综的小数分频PLL解决方案.pdf》资料免费下载
    发表于 11-08 10:14 0次下载
    宽带小步进频综的<b class='flag-5'>小数分频</b>PLL解决方案

    FPGA学习-分频器设计

    是用于满足设计的需求。 分频:产生比板载时钟小的时钟。 倍频:产生比板载时钟大的时钟。 二:分频器的种类 对于分频电路来说,可以分为整数分频小数分
    的头像 发表于 11-03 15:55 581次阅读
    FPGA学习-<b class='flag-5'>分频</b>器设计

    自偏置锁相环原理 自偏置锁相环测试

    传统锁相环,环路带宽、相位裕度与电荷泵电流、滤波器RC参数、分频比、参考频率等参数相关。
    的头像 发表于 10-30 16:47 750次阅读
    自偏置<b class='flag-5'>锁相环</b>原理 自偏置<b class='flag-5'>锁相环</b>测试

    设计12GHz、超低相位噪声(0.09 ps rms抖动)锁相环

    本应用笔记详细介绍了具有外部VCO的完整12GHz、超低相位噪声小数N分频锁相环(PLL)的设计。它由高性能小数N
    的头像 发表于 10-28 14:45 8608次阅读

    pll锁相环的作用 pll锁相环的三种配置模式

    基本PLL锁相环、整数型频率合成器和分数型频率合成器。下面将详细介绍这三种模式的作用和特点。 第一种:基本PLL锁相环 基本PLL锁相环是PLLf工作的最基本形式,它主要由比较器、低通滤波器、VCO和
    的头像 发表于 10-13 17:39 1644次阅读

    锁相环怎么选型,1MHz以下的自动频率跟踪应该选择哪种?

    关于锁相环怎么选型,1MHz以下的自动频率跟踪,应该选择哪种锁相环比较好?
    发表于 10-08 08:00

    锁相环电路设计与讲解!

    我有一个锁相环电路的pcb板和proteus仿真电路。
    发表于 10-04 07:58

    什么是锁相环 锁相环的组成 锁相环选型原则有哪些呢?

    大家都知道锁相环很重要,它是基石,锁相环决定了收发系统的基础指标,那么如此重要的锁相环选型原则有哪些呢?
    的头像 发表于 08-01 09:37 2353次阅读
    什么是<b class='flag-5'>锁相环</b> <b class='flag-5'>锁相环</b>的组成 <b class='flag-5'>锁相环</b>选型原则有哪些呢?

    FPGA零基础学习之Vivado-锁相环使用教程

    说,上货。 锁相环使用教程 锁相环是我们比较常用的IP之一。PLL的英文全称是Phase locked loop即锁相环,是一种反馈电路。具有
    发表于 06-14 18:09

    分频器之小数分频设计

    对于要求相位以及占空比严格的小数分频,建议采用模拟电路实现。而使用数字电路实现只能保证尽量均匀,在长时间内进行分频
    的头像 发表于 06-05 17:20 1083次阅读
    <b class='flag-5'>分频</b>器之<b class='flag-5'>小数分频</b>设计