vivado仿真流程
vivado开发软件自带了仿真工具，下面将介绍vivado的仿真流程，方便初学者进行仿真实验。
1、前期准备工作
在上一篇博客中我们已经详细介绍了vivado建立工程的流程，有需要的朋友可以移步https://www.elecfans.com/d/2179253.html进行查看；本次我们在建立的工程基础上进行仿真文件的添加和仿真演示。
2、添加仿真文件
第一步点击Add Sources添加仿真文件，具体步骤如下：
接下来点击Add or create simulation sources,再点击Next
点击Create File创建文件
一般将其命名为文件名_tb，其中tb为testbench的缩写，一般为仿真测试文件，再点击OK
最后点击Finish完成文件创建
3、编写仿真文件代码
之后在sim_1文件夹下可以找到创建的文件
在上述部分完成仿真代码的编写之后点击保存按钮
4、进行仿真设置
鼠标右键点击SIMULATION,之后再点击Simulation Settings
上方红框为仿真软件，我们选择Vivado Simulator也即vivado自带的仿真软件；下方为仿真语言类型我们选择Mixed也即混合型
在Simulation中所示位置可以调节仿真的步进时长，此处设置为10ms；之后点击OK完成设置
5、功能仿真
点击Run Simulation 之后点击第一个Run Behavioral Simulation 进行功能仿真
运行结束后即可查看仿真结果并且进行相应的调节观察仿真波形图
审核编辑：汤梓红
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
仿真
+关注
关注
53文章
4407浏览量
137671 -
文件
+关注
关注
1文章
587浏览量
25917 -
开发软件
+关注
关注
1文章
25浏览量
13308 -
Vivado
+关注
关注
19文章
846浏览量
70475
发布评论请先 登录
相关推荐
热点推荐
FPGA开发Vivado的仿真设计案例分析
、IES、VCS、Rivera-PRO和Active-HDl。 Vivado的仿真流程如下图所示： 仿真可以在设计阶段的不同时间点进行，主要包括如下三个阶段： RTL级行为
基于microblaze的vivado开发流程
、SW拨码开关以下是官网提供的资料链接：arty a7开发板资料Pmod DA4资料vivado安装说明board files添加基于microblaze的vivado开发流程以下是在viva
发表于 01-18 08:09
基于linux系统实现的vivado调用VCS仿真教程
在linux系统上实现vivado调用VCS仿真教程 作用：vivado调用VCS仿真可以加快工程的仿真和调试，提高效率。 前期准备：确认安
Vivado设计之Tcl定制化的实现流程
其实Tcl在Vivado中还有很多延展应用，接下来我们就来讨论如何利用Tcl语言的灵活性和可扩展性，在Vivado中实现定制化的FPGA设计流程。 基本的FPGA设计实现流程 FPGA
发表于 11-18 01:48
•4067次阅读
Vivado综合引擎的增量综合流程
从 Vivado 2019.1 版本开始，Vivado 综合引擎就已经可以支持增量流程了。这使用户能够在设计变化较小时减少总的综合运行时间。
发表于 07-21 11:02
•2094次阅读
Vivado设计流程指导手册
Vivado 设计分为 Project Mode 和 Non-project Mode 两种模式，一般简单设计中，我们常用的是 Project Mode。在本手册中，我们将以一个简单的实验案例，一步一步的完成 Vivado的整个设计流程
发表于 03-22 11:39
•51次下载
Vivado设计流程指导说明
Vivado 设计分为 Project Mode 和 Non-project Mode 两种模式，一般简单设计中，我们常用的是 Project Mode。在本手册中，我们将以一个简单的实验案例，一步一步的完成 Vivado的整个设计流程
发表于 03-25 14:39
•28次下载
Vivado调用Questa Sim或ModelSim仿真小技巧
Vivado调用Questa Sim或ModelSim仿真中存在的一些自动化问题的解决方案。 Vivado调用Questa Sim仿真中存在的一些问题 首先说明一下Modelsim与Q
Xilinx FPGA Vivado开发流程介绍
系统性的掌握技术开发以及相关要求，对个人就业以及职业发展都有着潜在的帮助，希望对大家有所帮助。本次带来Vivado系列，Vivado开发软件开发设计流程。话不多说，上货。
vivado创建工程流程
vivado的工程创建流程对于大部分初学者而言比较复杂，下面将通过这篇博客来讲解详细的vivado工程创建流程。帮助自己进行学习回顾，同时希望可以对有需要的初学者产生帮助。
Vivado调用Modelsim仿真
Modelsim是十分常用的外部仿真工具，在Vivado中也可以调用Modelsim进行仿真，下面将介绍如何对vivado进行配置并调用Modelsim进行
vivado主界面及设计流程
Vivado设计主界面，它的左边是设计流程导航窗口，是按照FPGA的设计流程设置的，只要按照导航窗口一项一项往下进行，就会完成从设计输入到最后下载到开发板上的整个设计流程。
vivado仿真时GSR信号的影响
利用vivado进行设计xilinx FPGA时，写完设计代码和仿真代码后，点击run simulation（启动modelsim进行仿真）。
工商网监
评论