0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

利用氧化和“转化-蚀刻”机制对富锗SiGe的热原子层蚀刻 引言

jf_01960162 来源:jf_01960162 作者:jf_01960162 2023-06-15 11:05 次阅读

引言

器件尺寸的不断缩小促使半导体工业开发先进的工艺技术。近年来,原子层沉积(ALD)和原子层蚀刻(ALE)已经成为小型化的重要加工技术。ALD是一种沉积技术,它基于连续的、自限性的表面反应。ALE是一种蚀刻技术,允许以逐层的方式从表面去除材料。ALE可以基于利用表面改性和去除步骤的等离子体或热连续反应。

SiGe是制造新型器件所需的具有高载流子迁移率技术上的重要材料。SiGe可用于需要高电子迁移率的器件,如MOSFETs和纳米线晶体管。SiGe还具有对FinFETs、Si/SiGe量子点、直接带隙发射器、中红外波导、超宽带光子学和MEMS器件有用的特性,制造SiGe器件需要蚀刻SiGe。此外,在形成用于纳米晶体管结构的Si纳米线和纳米片时,SiGe也被用作牺牲层。

在本文中,英思特报道了利用氧气(O2)、臭氧(O3)、氟化氢(HF)和三米铝[Al(CH3)3]的SiGe。图1显示了这个曝光序列的示意图。

poYBAGSKfz-AZ7euAAB4GCZUreM662.png

图1:基于O2或O3的氧化,通过HF的氟化的配体交换和转化图

实验与讨论

SiGe的热退火是在暖壁热台型反应器中进行的,其反应器壁保持在160℃。使用筒形加热器加热样品台,样品温度在225℃和290℃之间变化。样品通过重力保持在水平样品台上,其厚度为100纳米的SiGe膜组成。该SiGe膜位于Si(100)晶片上厚度为100纳米的热SiO2层上。

图2显示了SiGe蚀刻速率相对于剂量的变化,以及依赖于温度的SiGe蚀刻速率。图中显示了硅锗蚀刻速率与氧化、转化、氟化和配体交换反应剂量时间的关系。在这个实验中,将SiGe热退火期间TMA和HP的剂量时间固定在1秒,氧剂量时间在0.4秒和2秒之间变化。剂量时间的增加导致Si(100)和LPCVD Si的增加。

图3显示了SiGe蚀刻速率与TMA剂量时间的关系。Si(100)只在三个不同的温度下进行。TMA的剂量时间在0.4秒和1.7秒之间变化。这些温度产生的活化势垒为6.0千卡/摩尔。此外,硅、氮的腐蚀与硅锗腐蚀速率是HF剂量时间的函数有关。与粘性流条件相比,使用静压的On和导管的TMA剂量分别为1.5s和1.0s。

pYYBAGSKf1uAA06IAACVnXhNw4E890.png

图2:290℃时SiGe蚀刻速率与剂量时间的关系

poYBAGSKf5-Ab1IdAACM7nCBPQQ351.png

图3:不同温度下SiGe厚度变化与ALE循环次数的关系

结论

英思特使用氧化和“转化-蚀刻”机制,研究了SiGe的热ALE。SiGe膜厚度和SiGe膜上的表面氧化物层厚度都在热退火期间使用原位光谱椭偏术来监控,并分析测量了从225℃到290℃的温度依赖性蚀刻速率。

使用-HF-TMA反应序列的其他实验表明,TMA和HF反应是自限性的,并且该反应在290℃时具有合理的自限性。原子力显微镜图像显示,热ALE与-HF-TMA反应顺序没有使SiGe膜变粗糙。

与使用2-HF-TMA反应顺序的Si或si3n 4相比,SiGe热ALE对SiGe也是非常有选择性的。使用氧化和转化-蚀刻机制的SiGe的热退火对于制造SiGe器件应该是有用的。此外,使用SiGe作为牺牲层,SiGe的热退火可以用于形成Si纳米线和Si纳米片。

江苏英思特半导体科技有限公司主要从事湿法制程设备,晶圆清洁设备,RCA清洗机,KOH腐殖清洗机等设备的设计、生产和维护。

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    334

    文章

    26773

    浏览量

    213660
  • 晶圆
    +关注

    关注

    52

    文章

    4802

    浏览量

    127640
  • SiGe
    +关注

    关注

    0

    文章

    61

    浏览量

    23447
  • 蚀刻
    +关注

    关注

    9

    文章

    411

    浏览量

    15316
收藏 人收藏

    评论

    相关推荐

    利用原子力显微镜测量硅蚀刻速率

    本文提出了一种利用原子力显微镜(AFM)测量硅蚀刻速率的简单方法,应用硅表面的天然氧化作为掩膜,通过无损摩擦化学去除部分天然
    发表于 04-22 14:06 1554次阅读
    <b class='flag-5'>利用</b><b class='flag-5'>原子</b>力显微镜测量硅<b class='flag-5'>蚀刻</b>速率

    蚀刻简介

    PCB,电路板,基板上面如何出现电路呢?这就要蚀刻来实现。所谓蚀刻,先在板子外层需保留的铜箔部分,也就是电路的图形部分,在上面预镀一铅锡抗蚀,然后用化学方式将其余的铜箔腐蚀掉。铜
    发表于 02-21 17:44

    晶片边缘蚀刻机及其蚀刻方法

    山的问题。  以下将说明目前去除晶片正面边缘剑山的方式,在接续的晶片正面上形成一覆盖晶片中心部分的光阻,并以该光阻为罩幕,施行干蚀刻法去除晶片边缘上的硬罩幕,留下晶片正面边缘上的硅针
    发表于 03-16 11:53

    关于原子蚀刻的分析和介绍

    逻辑芯片是第一个应用,但不是唯一的。 Mitra说:“虽然各向异性现在有更多的应用,但各向同性蚀刻适应新的应用和变化。它使客户能够解决新的问题,特别是当客户正在越来越多的向3D制程进军时。如果你
    的头像 发表于 09-04 11:29 1.2w次阅读

    蚀刻简介

    PCB,电路板,基板上面如何出现电路呢?这就要蚀刻来实现。所谓蚀刻,先在板子外层需保留的铜箔部分,也就是电路的图形部分,在上面预镀一铅锡抗蚀,然后用化学方式将其余的铜箔腐蚀掉。铜有
    的头像 发表于 03-08 14:45 4645次阅读

    浅谈pcb蚀刻制程及蚀刻因子

    1、 PCB蚀刻介绍 蚀刻是使用化学反应而移除多余材料的技术。PCB线路板生产加工对蚀刻质量的基本要求就是能够将除抗蚀下面以外的所有铜
    的头像 发表于 04-12 13:48 3.8w次阅读
    浅谈pcb<b class='flag-5'>蚀刻</b>制程及<b class='flag-5'>蚀刻</b>因子

    详解SiGe蚀刻和沉积控制

    嵌入式硅在最近的技术节点中被应用于互补金属氧化物半导体中,以提高器件性能并实现扩展。本文发现硅表面相对于沟道的位置对功率因数校正阈值电压和器件可变性有显著影响。因此,嵌入式硅的凹
    的头像 发表于 02-23 10:08 3007次阅读
    详解<b class='flag-5'>SiGe</b>的<b class='flag-5'>蚀刻</b>和沉积控制

    氧化蚀刻标准操作程序研究报告

    缓冲氧化蚀刻(BOE)或仅仅氢氟酸用于蚀刻氧化硅在硅上晶片。 缓冲氧化蚀刻是氢氟酸和氟化铵的
    发表于 03-10 16:43 995次阅读
    二<b class='flag-5'>氧化</b>硅<b class='flag-5'>蚀刻</b>标准操作程序研究报告

    微细加工湿法蚀刻中不同蚀刻方法

    控制。执行蚀刻机制的成功之处在于,多层结构的顶层应该被完全去除,而在下层或掩模中没有任何种类的损伤。这完全取决于两种材料的蚀刻速率之比,称为选择性。在一些
    发表于 03-16 16:31 1363次阅读
    微细加工湿法<b class='flag-5'>蚀刻</b>中不同<b class='flag-5'>蚀刻</b>方法

    如何利用原子力显微镜测量硅蚀刻速率

    本文提出了一种利用原子力显微镜(AFM)测量硅蚀刻速率的简单方法,应用硅表面的天然氧化作为掩膜,通过无损摩擦化学去除去除部分天然
    发表于 03-18 15:39 526次阅读
    如何<b class='flag-5'>利用</b><b class='flag-5'>原子</b>力显微镜测量硅<b class='flag-5'>蚀刻</b>速率

    磷酸的腐蚀特性及缓蚀剂 氮化硅湿法蚀刻磷酸的蚀刻

    在半导体湿法蚀刻中, 磷酸广泛地用于对氮化硅的去除工艺, 实践中发现温下磷酸对氮化硅蚀刻率很难控制。 从磷酸在氮化硅湿法蚀刻中的
    的头像 发表于 08-30 16:41 4340次阅读
    磷酸的腐蚀特性及缓蚀剂 氮化硅湿法<b class='flag-5'>蚀刻</b>中<b class='flag-5'>热</b>磷酸的<b class='flag-5'>蚀刻</b>率

    浅谈蚀刻工艺开发的三个阶段

    纳米片工艺流程中最关键的蚀刻步骤包括虚拟栅极蚀刻、各向异性柱蚀刻、各向同性间隔蚀刻和通道释放步骤。通过硅和 SiGe 交替
    的头像 发表于 05-30 15:14 1610次阅读
    浅谈<b class='flag-5'>蚀刻</b>工艺开发的三个阶段

    Si/SiGe多层堆叠的干法蚀刻

    引言 近年来,硅/硅异质结构已成为新型电子和光电器件的热门课题。因此,人们对硅/硅体系的结构制造和输运研究有相当大的兴趣。在定义Si/SiGe中的不同器件时,反应离子刻蚀法(RIE
    的头像 发表于 12-28 10:39 555次阅读
    Si/<b class='flag-5'>SiGe</b>多层堆叠的干法<b class='flag-5'>蚀刻</b>

    化硅(SiGe)和硅(Si)之间的各向同性和选择性蚀刻机制

    引言 目前,硅的电气和热性能在微电子技术领域中应用广泛。化硅(SiGe)合金的使用频率越来越高,在互补金属氧化物半导体技术中,英思特通过使用SON结构以及进行各向同性刻蚀,将该工艺扩
    的头像 发表于 02-21 16:53 1688次阅读
    <b class='flag-5'>锗</b>化硅(<b class='flag-5'>SiGe</b>)和硅(Si)之间的各向同性和选择性<b class='flag-5'>蚀刻</b><b class='flag-5'>机制</b>

    通信——通过表面电荷操纵控制蚀刻

    计算领域的潜在基础材料。超薄二极管器件的制造需要去除用于同质外延生长的衬底。对于硅来说,这一任务通常通过选择性蚀刻来实现。然而,对于来说,由于与硅相比在化学和氧化行为上的根本差异,需要新的
    的头像 发表于 04-25 12:51 341次阅读
    通信——通过表面电荷操纵控制<b class='flag-5'>锗</b>的<b class='flag-5'>蚀刻</b>