在Trion上驱动PLL走pllin管脚
之前在Trion上一直强调驱动PLL要走pllin管脚。但是如果在硬件设计之时没有注意而把PLL输入管脚放置在普通GPIO也不是完全没有办法。
（1）如果放在了GCLK上，Connection Type设置成GCLK，PLL的时钟源设置成Core；
（2）如果放在了普通GPIO上，那Connection Type只能设置成Normal，同样PLL的时钟源设置成Core；不过会有警告信息clock_rule_undefined_name:No clock source defined(xxx)
Trion验证
有警告信息clock_rule_undefined_name:No clock source defined(hdmi_pclk )但是不用管。照用不误。
在钛金上同样可以这样设置。
把DDR_REF_CLK设置为normal。
把PLL的参考修改成Core,并输入时钟名DDR_REF_CLK。
有警告信息clock_rule_undefined_name :No clock source defined(DDR_REF_CLK),但是不用管。照用不误。
方法二：通过clkmux驱动PLL
审核编辑：刘清
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
HDMI
+关注
关注
34文章
1874浏览量
158833 -
pll
+关注
关注
6文章
976浏览量
137575 -
GPIO
+关注
关注
16文章
1313浏览量
55709
原文标题：GPIO驱动PLL的
文章出处：【微信号：gh_ea2445df5d2a，微信公众号：FPGA及视频处理】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
求助， nidec pll 驱动电机
各位大神，我手头上有一个nidec的外转子无刷电机，是pll驱动的，但由于相关资料太少，目前不能很好的驱动。图片及管脚说明如图所示。我现在可以通过在
发表于 03-12 09:54
如何将PLL / BUFPLL保留在我的项目中
。 和我在我的解串器项目中重复了这种方法。一切都在行为模拟上运行良好，但后置放和路由模拟揭示了一个重大缺陷。问题在于：1）PLL和BUFPLL的GCLK引脚之间的路由长度的差异，以及2）BUFPLL
发表于 07-18 14:15
是否可以通过软件在驱动程序中交换/更改PLL？
是否可以通过软件在驱动程序中交换/更改 PLL（IMX8MM_AUDIO_PLL1_OUT、IMX8MM_AUDIO_PLL2_OUT）？目
发表于 03-28 08:36
PCB板上多长的走线才是传输线？
多长的走线才是传输线？ 这和信号的传播速度有关，在FR4板材上铜线条中信号速度为6in/ns。简单的说，只要信号在走线上的往返时间大于信号的
在FPGA上编写的通过SPI总线配置外部PLL芯片AD9518和ADC9268的程序
在FPGA上编写的通过SPI总线配置外部PLL芯片AD9518和ADC9268的程序(开关电源技术与设计潘永雄.pdf)-在FPGA上编写的
发表于 09-16 11:37
•66次下载
基于T35F324的FPGA开发板图像采集显示系统方案
由于Trion的PLL是能输出3个时钟，因此将2个PLL都用上了，一个产生100MHz的系统时钟，48/168M的LVDS慢/快时钟，另一个PLL产生DDR的
发表于 12-12 12:00
•2505次阅读
Cadence Allegro 22.1-1-3-将网络显示在焊盘、走线、铜皮上
Cadence Allegro 22.1-1-3-将网络显示在焊盘、走线、铜皮上
Trion DSP 原语使用问题 - 1
在使用Trion乘法器可能会遇到以下问题： （1）[EFX-0652 ERROR] 'EFX_MULT' instance 'mult' port 'CEA
PLL用法
外设。而这些外设的设置都是在interface designer中的。下面以pll的添加为例，对于trion系列的设置简单说明。钛金系列会稍微的区别，但是只要了解了一个，另一个都是大同小异的。 一
工商网监
评论