现代DAC和DAC缓冲器可提高系统性能和简化设计

作者：Padraic O’Reilly and Charly El-Khoury

作为许多控制系统的核心，数模转换器（DAC）在决定系统性能和精度方面发挥着关键作用。本文将介绍两款新型精密16位DAC，并展示一些缓冲高速互补电流输出DAC输出的想法，这些DAC的性能可与变压器性能相媲美。

片上系统基准提高了精度

在恶劣环境中运行的电子系统可能必须承受较大的极端温度，同时保持其准确性和稳定性。此类系统通常需要多个分辨率高达16位的数模转换器。DAC输出电压的精度最终取决于其基准电压的精度。通常，对于这种温度性能水平，将使用单独的精密基准。然而，现在，新的精密四通道DAC系列包括一个低漂移基准电压源，其性能足以用作系统基准。

基准电压源应保持恒定电压，不受负载、电源变化和温度的影响。遗憾的是，高性能独立基准电压源通常体积大、成本高且耗电，而片内基准电压源的性能通常很差。

到目前为止，面对将精确DAC与外部基准配对或与低性能片内基准电压源配对的选择，系统设计人员经常被迫选择DAC和外部基准电压源。他们不能依赖片内基准电压源的性能，因为其随温度变化很大，而且经常缺乏最大TC规格，因此无法将其用作系统基准电压源。

AD5686R改变了这种模式。这款四通道、电压输出、16位nanoDAC+数模转换器提供片内2.5 V基准电压源，最大温度漂移为5 ppm/°C（典型值为2 ppm/°C）。这种性能水平与独立替代方案相当，允许片内基准电压源取代系统基准电压源，从而节省空间、成本和功耗。5ppm/°C 的最大漂移规格允许精确计算误差预算。AD5686R片内基准电压源的性能如图1和图2所示。图1是包含五个独立样品批次的数百个DAC的温度系数散点图。图2显示了9个器件在–40°C至+105°C温度范围内的实际输出电压。

图1.几百个AD5686R DAC的温度系数。

图2.9个典型AD5686R DAC的基准电压与温度的关系

方法：对于基准电压源，温度系数（TC）通常使用盒法确定，该方法评估指定温度范围内的最大电压变化。TC，以ppm/°C表示，计算如下

其中

VREFmax 大是在整个温度范围内测量的最大基准输出。
VREFmin 是在整个温度范围内测量的最小基准输出。
VREFnom是标称基准输出电压。
温度范围是指定的温度范围 （°C）。

低温度系数是通过加热生产中的器件并调整输出电压以补偿温度范围内的曲率来实现的。紧密匹配可确保电阻差不会影响基准电压源的性能，还允许DAC实现令人印象深刻的±2 LSB积分非线性（INL）规格。

关于AD5686R/AD5685R/AD5684R

AD5686R/AD5685R/AD5684R是nanoDAC+系列的成员，是四通道、低功耗、16/14/12位DAC，具有缓冲电压输出。nanoDAC+系列旨在满足对数模转换器日益增长的需求，这些转换器具有精度、易操作性和小封装尺寸。这些新器件包括一个片内 2.5V、2ppm/°C 基准电压源，默认情况下该基准电压源处于启用状态。增益选择引脚将满量程输出设置为2.5 V （增益 = 1）或5 V （增益 = 2）。这些器件采用 2.7V 至 5.5V 单电源供电，最大增益误差为 0.1%，最大失调误差为 2mV，并保证单调性。采用 LFCSP（3 mm × 3mm）和 TSSOP 封装，其 4kV ESD 额定值使其非常坚固耐用。DAC 输入通过 1.8V SPI 兼容接口进行编程。上电复位电路确保DAC输出高达0 V的电源并保持该电压，直到发生有效写入。复位引脚允许异步复位。基准输出引脚允许片内基准在外部用作系统基准。菊花链功能使系统具有更高的通道数。外部基准电压源版本AD5686/AD5685/AD5684允许所有通道以最低成本共享单个基准电压源。使用这些DAC的多通道系统的一部分如图3所示。

图3.系统框图的一部分，显示由Blackfin DSP控制的AD5686R和AD5686。

电压开关、16位DAC提供低噪声、快速建立和改进的线性度

电阻阶梯乘法DAC基于近40年前推出的改变游戏规则的10位CMOS AD7520，最初与反相运算放大器一起使用，放大器的求和点（I奥塔），提供了一个方便的虚拟地面（图4）。

图4.CMOS倍增DAC架构。

但是，它们也可以用于提供同相电压输出的电压开关配置，但有一些限制，运算放大器用作电压缓冲器（图 5）。这里的参考电压，V在，应用于 I外和输出电压 V外，可在 V 处使用裁判.为此目的进行了优化的 12 位版本很快可用。

图5.在电压开关模式下乘以DAC。

快进到现在：随着单电源系统变得越来越普遍，设计人员面临的挑战是，既要保持较高电压下的性能水平，又要控制功耗。对具有更高分辨率（至16位）的设备的需求已经增长，能够在这种模式下使用。

在电压开关模式下使用乘法DAC的明显优势是不会发生信号反转，因此正基准电压产生正输出电压。但是R-2R梯形架构在这种模式下使用时也有一个弱点。与在电流导引模式下使用相同的DAC相比，与R-2R梯形图串联使用的N沟道开关的非线性电阻会降低积分线性度（INL）。

新型高分辨率DAC如AD5541A（如图6所示）旨在克服DAC倍增的限制，同时保持电压开关的优势。AD5541A采用部分分段的R-2R梯形网络和互补开关，在−40°C至+125°C、11.8 nV/√Hz噪声和1 μs建立时间的整个额定温度范围内，无需调整即可在16位下实现±1 LSB精度。

图6.AD5541A架构

性能特点

建立时间：图7和图8比较了电压模式下乘法DAC和AD5541A各自的建立时间。当输出上的容性负载最小化时，AD5541A的建立时间约为1 μs。

图7.倍增DAC建立时间。

图8.AD5541A建立时间

噪声频谱密度：表1比较了AD5541A和乘法DAC的噪声频谱密度。AD5541A在10 kHz时的性能稍好一些，在1 kHz时的性能要好得多。

表 1.AD5541A的噪声频谱密度与乘法DAC的关系

代数转换器	NSD @ 10 kHz （nV/√Hz）	NSD @ 1 kHz （nV/√Hz）
AD5541A	12	12
多米达克	30	140

积分非线性：积分非线性测量消除增益和失调误差后DAC的理想输出与实际输出之间的最大偏差。与R-2R网络串联使用的交换机可能会影响INL。乘法DAC通常采用NMOS开关。在电压开关模式下使用时，NMOS 开关的源极连接到基准电压，漏极连接到梯形图，栅极由内部逻辑驱动（图 9）。

图9.乘法DAC开关。

对于在 NMOS 器件中流动的电流，V一般事务人员必须大于阈值电压 VT.在电压开关模式下，V一般事务人员= V逻辑– V在必须大于 VT= 0.7 V.

乘法DAC的R-2R梯形图设计用于将电流均匀地分配到每个支路。这要求从每条腿的顶部看，对地面的整体阻力完全相同。这可以通过缩放开关来实现，其中每个开关的大小与其导通电阻成正比。如果一条支路的电阻发生变化，流过该支路的电流就会发生变化，从而导致线性误差。V在不能大到关闭开关，但必须大到足以保持开关电阻较低，因为 V 的变化在影响 V一般事务人员因此，会导致导通电阻的非线性变化，如下所示：

导通电阻的这种变化会使电流不平衡并降低线性度。因此，乘法DAC上的电源电压不能降低太多。相反，基准电压不应超过AGND的1 V，以保持线性度。采用5 V电源时，从1.25 V基准电压源移至2.5 V基准电压源时，线性度开始下降，如图10和图11所示。当电源电压降至3 V时，线性度完全消失，如图12所示。

图 10.一 的 INL外反向模式下的乘法DAC，VDD= 5 V， V裁判= 1.25 V.

图 11.一 的 INL外反向模式下的乘法DAC，VDD= 5 V， V裁判= 2.5 V.

图 12.反向模式下乘法DAC的INL，VDD= 3 V， V裁判= 2.5 V.

为了将这种影响降至最低，AD5541A使用互补的NMOS/PMOS开关，如图13所示。现在，开关的总导通电阻来自NMOS和PMOS开关的并联贡献。如前所述，NMOS开关的栅极电压由内部逻辑控制。内部产生的电压，VGN，设置理想的栅极电压以平衡 NMOS 的导通电阻和 PMOS 的导通电阻。开关的尺寸可随代码缩放，因此导通电阻随代码缩放。因此，电流将缩放，并保持精度。由于基准输入的阻抗随代码而变化，因此应由低阻抗源驱动。

图 13.互补的 NMOS/PMOS 交换机。

图14和图15显示了采用5 V和2.5 V基准电压源时AD5541A的INL性能。

图 14.AD5541A的INL，VDD= 5.5 V， V裁判= 5 V。

图 15.AD5541A的INL，VDD= 5.5 V， V裁判= 2.5 V.

图16和图17显示，在很宽的基准电压和电源电压范围内，线性度变化很小。DNL 的行为与 INL 的行为类似。AD5541A线性度在整个温度和电源电压范围内指定;基准电压可以从2.5 V变为电源电压。

图 16.AD5541A INL与电源电压的关系

图 17.AD5541A INL与基准电压的关系

有关AD5541A的更多信息

AD5541A串行输入、单电源、电压输出nanoDAC+数模转换器提供16位分辨率和±0.5 LSB（典型积分和差分非线性）。它非常适合在电压开关模式下使用乘法DAC的应用。它在温度和电源电压范围内均表现良好，可实现出色的线性度，可用于需要精密直流性能和快速建立的 3V 至 5V 系统。使用2 V至电源电压范围的外部基准电压，无缓冲电压输出可以驱动0 V至V的60 kΩ负载裁判.该器件具有 1μs 建立至 1/2 LSB、11.8nV/√Hz 噪声和低毛刺，非常适合部署在各种医疗、航空航天、通信和工业应用中。其3线、低功耗SPI兼容串行接口的时钟频率最高可达50 MHz。 AD5541A采用2.7 V至5.5 V单电源供电，功耗仅为125 μA。 该器件采用 8 引脚和 10 引脚 LFCSP 封装以及 10 引脚 MSOP 封装，额定温度范围为 –40°C 至 +125°C，千兆以太网价为 6.25 美元/1000 秒。

高速电流输出DAC缓冲器

变压器通常被认为是将高速电流输出DAC的互补输出转换为单端电压输出的最佳选择，因为变压器不会增加噪声或消耗功率。虽然变压器在处理高频信号时运行良好，但它们无法处理许多仪器仪表和医疗应用所需的低频信号。这些应用需要一个低功耗、低失真、低噪声、高速放大器将互补电流转换为单端电压。这里介绍的三个电路接受来自DAC的互补输出电流，并提供单端输出电压。将最后两个的失真与变压器解决方案进行比较。

差动放大器：AD8129和AD8130差分至单端放大器（图1）用于第一个电路（图2）。它们在高频下具有极高的共模抑制。AD8129在增益为10或更高的时保持稳定，而AD8130在单位增益下保持稳定。其用户可调增益可通过两个电阻R的比值进行设置F和 RG.无论增益设置如何，AD8129和AD8130引脚1和引脚8上的输入阻抗都非常高。基准电压 （V裁判，引脚4）可用于设置偏置电压，该偏置电压乘以与差分输入电压相同的增益。

图1.AD8129/AD8130差动放大器

图2.采用AD8129/AD8130的DAC缓冲器

公式1和公式2显示了放大器输出电压与DAC互补输出电流之间的关系。端接电阻RT执行电流-电压转换;R的比率F和 RG确定增益。V裁判在公式 2 中设置为 0。

(1)

(2)

在图2中，该电路与四通道高速、低功耗、14位DAC配合使用，其中互补电流输出级可提高低功耗DAC的速度并降低失真。

图3显示了使用DAC和AD8129时电路的无杂散动态范围（SFDR）与频率的函数关系，与RF= 2 kΩ，RG= 221 Ω,RT= 100 Ω，并且VO= 8 V p-p，电源电压的两个值。之所以选择AD8129，是因为与AD8130相比，它提供大输出信号，在G = 10时稳定，并且具有高增益带宽积。在这两种情况下，SFDR 通常都优于 55 dB，超过 10 MHz，在较低的电源电压下改善了大约 >3 dB。

图3.DAC和AD8129的失真（带V）O= 8 V 峰峰值

单位增益下的运算放大器：第二个电路（图4）使用具有两个R的高速放大器T电阻。放大器简单地转换互补电流，I1和我2，变成单端输出电压，VO通过RT.这个简单的电路不允许使用放大器作为增益模块进行信号放大。

图4.采用运算放大器的简单差分至单端转换器

等式 3 显示了VO和DAC输出电流。失真数据由5 pF电容与R并联测量T.

(3)

为了演示该电路的性能，DAC与运算放大器ADA4857和ADA4817配对，R T= 125 Ω（和 CT= CF= 5 pF 与 R 并联T用于稳定性和低通滤波）。单通道ADA4857-1和双通道ADA4857-2分别是单位增益稳定的高速电压反馈型放大器，具有低失真、低噪声和高压摆率等特性。该器件是超声、ATE、有源滤波器和 ADC 驱动器等各种应用的理想解决方案，具有 850MHz 带宽、2800V/μs 压摆率和 10ns 建立时间（0.1%），同时采用 5mA 静态电流工作。ADA4857-1和ADA4857-2具有宽电源电压范围（5 V至10 V），非常适合需要宽动态范围、精度、高速和低功耗的系统。

单通道ADA4817-1和双通道ADA4817-2快速场效应晶体管 ™放大器是单位增益稳定的超高速电压反馈型运算放大器，具有FET输入。它们采用ADI专有的eXtra快速互补双极性（XFCB）工艺开发，可实现超低噪声（4 nV/√Hz和2.5 fA/√Hz）和非常高的输入阻抗。它们具有 1.3pF 输入电容、2mV 最大失调电压、低功耗 （19mA） 和宽 −3dB 带宽 （1050MHz），非常适合数据采集前端、光电二极管前置放大器和其他宽带跨阻应用。这些器件具有 5V 至 10V 电源电压范围，能够采用单电源或双电源供电，适用于各种应用，包括有源滤波、ADC 驱动和 DAC 缓冲。

图5比较了该电路在V时的失真与频率O= 500 mV p-p，使用变压器的电路。变压器的失真比放大器小，放大器在高频时增益降低，但在低频时失真越来越严重。在这里，SFDR在有限的范围内可实现接近90 dB的SFDR，优于70 dB至10 MHz。

图5.DAC、ADA4857和ADA4817的失真与V电压O= 500 mV 峰峰值，RL = 1 kΩ。

带增益的运算放大器：第三个电路（图6）也使用相同的高速运算放大器，但包括一个阻性网络，该网络使放大器与DAC保持距离，允许增益设置，并可灵活地使用两个基准电压中的任何一个V调整输出偏置电压参考文献1和 V参考文献2.

图6.差分至单端，具有增益和偏置能力。

公式4定义了DAC输出电流与放大器输出电压之间的关系，V时参考文献1= V参考文献1= 0。为了匹配放大器网络的输入阻抗，两个终端电阻R T1和 RT2，必须单独设置，同时考虑到放大器的特性。

(4)

图7比较了这种配置下放大器与变压器电路的失真。RT1= 143 Ω，RT2= 200 Ω，RF = RG= 499 Ω，CF= 5 pF—用于稳定性和高频滤波—和 RL= 1 kΩ。在这里，ADA4817的性能与高频变压器的性能相当，在高达70 MHz的频率下保持优于−70 dBc SFDR。与变压器相比，两个运算放大器都保持了出色的低频保真度。

图7.DAC、ADA4817和ADA4857的失真（带V）O= 500 mV 峰峰值

本文展示了使用低失真、低噪声、高速放大器作为DAC缓冲器的一些优势，比较了它们与变压器的性能。本文还比较了使用两种不同放大器架构的三种应用电路，同时给出了DAC和AD8129、ADA4857-1/ADA4857-2和ADA4817-1/ADA4817-2放大器的测量数据示例。数据显示，该放大器在低于1 MHz的频率下优于变压器，并且可以在高达80 MHz时与其性能非常接近。 在考虑功耗和失真方面的权衡时，放大器选择非常重要。

审核编辑：郭婷