0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何画架构图

jf_EksNQtU6 来源:谈思实验室 2023-01-13 14:38 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

先说答案。画架构图分四步走:第一,搞清楚要画的架构图的类型;第二,确认架构图中的关键要素(比如产品、技术、服务);第三,梳理关键要素之间的关联:包含、支撑、同级并列等;第四,输出关联关系清晰的架构图。

e844a850-92e9-11ed-bfe3-dac502259ad0.jpg

应用架构图接下来,我们作进一步解读:

一、架构图的定义及作用什么是架构图?

维基百科、百度百科其实都没有关于它的直接定义。不过我们可以进行拆分理解:架构图=架构+图这样问题就转化成,什么是架构,以及什么是图?关于架构,百度百科上是这样定义的:架构,又名软件架构,是有关软件整体结构与组件的抽象描述,于指导型软件系统各个方面的设计。ISO/IEC 42010:20072 中对架构则有如下定义:

The fundamental organization of a system, embodied in its components, their relationships to each other and the environment, and the principles governing its design and evolution.(系统架构,体现在它的组成部分、它们之间的相互关系和环境中,以及控制其设计和演化的原则。)也就是说,架构是由系统组件,以及组件间相互关系共同构成的集合体。而架构图,则是用来表达这种集合的载体。它的作用也很简单,两个:划分目标系统边界将目标系统的结构可视化进而减少沟通障碍,提升协作效率。

二、架构的分类及画法架构大致可以分为4类:

业务架构、应用架构、数据架构和技术架构,整体逻辑关系如下:

e85269f4-92e9-11ed-bfe3-dac502259ad0.png

架构分类业务架构:使用一套方法论/逻辑对产品(项目)所涉及到的业务进行边界划分。所以熟悉业务是关键。比如做一个团购网站,你需要把商品类目、商品、订单、订单服务、支付、退款等进行清晰划分,而业务架构不需要考虑诸如我用什么技术开发、我的并发大怎么办、我选择什么样的硬件等等。

e869108c-92e9-11ed-bfe3-dac502259ad0.jpg

产品架构图应用架构:它是对整个系统实现的总体上的架构,需要指出系统的层次、系统开发的原则、系统各个层次的应用服务。例如,下图就将系统分为数据层、服务层、通讯层、展现层,并细分写明每个层次的应用服务。

e844a850-92e9-11ed-bfe3-dac502259ad0.jpg

应用架构图数据架构:是一套对存储数据的架构逻辑,它会根据各个系统应用场景、不同时间段的应用场景 ,对数据进行诸如数据异构、读写分离、缓存使用、分布式数据策略等划分。数据架构主要解决三个问题:第一,系统需要什么样的数据;第二,如何存储这些数据;第三,如何进行数据架构设计。

e8a0a6a0-92e9-11ed-bfe3-dac502259ad0.jpg

大数据架构图技术架构:应用架构本身只关心需要哪些应用系统,哪些平台来满足业务目标的需求,而不会关心在整个构建过程中你需要使用哪些技术。技术架构则是应接应用架构的技术需求,并根据识别的技术需求,进行技术选型,把各个关键技术和技术之间的关系描述清楚。技术架构解决的问题包括:纯技术层面的分层、开发框架的选择、开发语言的选择、涉及非功能性需求的技术选择。

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 可视化
    +关注

    关注

    1

    文章

    1376

    浏览量

    22983
  • 架构图
    +关注

    关注

    0

    文章

    5

    浏览量

    5682

原文标题:如何画架构图

文章出处:【微信号:谈思实验室,微信公众号:谈思实验室】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    JH7110和 JH7100之间的区别是什么?

    可以提供JH7110和JH7100的架构图嘛?想看下 JH7110和 JH7100之间的区别
    发表于 03-27 07:27

    索尼AI智能构图PTZ摄像机迎来固件更新

    2026年1月29日,索尼(中国)有限公司表示今年4月起,将面向PTZ摄像机用户推出一系列固件升级,包括AI智能构图旗舰PTZ摄像机BRC-AM7 固件Ver. 3.0版与AI智能构图PTZ摄像机
    的头像 发表于 02-03 09:39 1053次阅读

    【ESP32-C2系列】WT01C202-AI-S1语音交互模组产品介绍

    2.4GHzWi-Fi、BluetoothLEv5.0,本地语音控制,天线形式支持板载PCB天线或I-PEX(3代)射频同轴连接器。图1:主芯片架构图WT01C20
    的头像 发表于 01-27 18:18 3020次阅读
    【ESP32-C2系列】WT01C202-AI-S1语音交互模组产品介绍

    Solist‑AI™:让 MCU 拥有“现场学习能力”的边缘智能方案

    成本高、延迟大、隐私敏感 传统 MCU 无法自适应,只能靠规则硬编码 ROHM 推出的 Solist‑AI™ MCU 正是为了解决这些工程痛点。 它能在设备本地完成学习、推理、监测,全程无需网络。 二、Solist‑AI™ 的核心:AxlCORE‑ODL 硬件加速器 页面中给出的架构图
    的头像 发表于 12-12 14:36 1920次阅读
    Solist‑AI™:让 MCU 拥有“现场学习能力”的边缘智能方案

    这种很像深度学习的电路架构图是怎么画的?

    如图,这种图解释电路的模块很清晰,请问烧友们在哪可以绘制这样的模块电路图,哪个平台这种素材比较多呢?
    发表于 12-12 09:26

    RDMA设计5:RoCE V2 IP架构

    上面分析,基于RoCE v2 高速数据传输IP 的高速传输应用整体架构如图 1 所示。 图1 基于RoCE V2 IP应用的系统整体架构图 它通过 QSFP28 接口连接上位机进行
    发表于 11-25 10:34

    芯源MCU架构是不是基本都是ARM架构?还有其他的架构吗?

    芯源MCU架构是不是基本都是ARM架构?还有其他的架构吗?
    发表于 11-20 06:21

    人脸识别和AES加密协同的SOC设计架构

    这个是我们整体的架构图。我们SOC主要包括了三个模块组,计算核心组,系统外设组,数据外设组。计算核心组包括了RISCV内核,RISCV内核中集成了一个ITCM和DTCM的指令存储器和数据存储器。另外
    发表于 10-29 08:21

    如何使用恢复算法来实现开平方运算

    =0.1101,具体计算过程如下: 硬件实现架构图如下所示,其中我们将8比特的操作数X作为输入,从而得到的Q是4比特的。我们总共用到了17个减法模块(SB,Subtract Block),每一个减法模块都是
    发表于 10-24 13:33

    《AI芯片:科技探索与AGI愿景》—— 深入硬件核心的AGI指南

    存内计算、异构集成、光计算等前沿技术的突破性价值。书中配以大量精心绘制的芯片架构图(如图1),将TPU、NPU等不同计算核心的设计哲学与优劣对比直观呈现,使复杂深奥的微架构知识变得易于理解
    发表于 09-17 09:29

    NVMe高速传输之摆脱XDMA设计18:UVM验证平台

    抽象为 PCIeTLP 事务,因此为了方便的在事务层构建复杂的测试用例,项目基于 UVM 搭建验证平台进行功能验证。图1 验证平台架构图在验证平台中将 PCIE 集成块从待测试设计(Design
    发表于 07-31 16:39

    【「DeepSeek 核心技术揭秘」阅读体验】第三章:探索 DeepSeek - V3 技术架构的奥秘

    一、模型架构 在阅读第三章关于 DeepSeek 的模型架构部分时,我仿佛打开了一扇通往人工智能核心构造的大门。从架构图中,能清晰看到 Transformer 块、前馈神经网络、注意力机制等模块
    发表于 07-20 15:07

    索尼发布AI智能构图PTZ摄像机SRG-A40/A12新固件Ver.3.01

    2025年6月,索尼(中国)有限公司正式发布AI智能构图PTZ摄像机SRG-A40和SRG-A12的新固件Ver.3.01。
    的头像 发表于 06-27 14:59 1817次阅读

    STM32的DCode bus是连接到bus matrix的吗?

    stm32参考手册里的系统架构图中把Dcode连接到bus matirx,但是其对Dcode bus的描述却是连接m3的Dcode到flash的数据接口。 cortex-m3的TRM里面也明确说了
    发表于 06-17 07:40

    NVMe IP之AXI4总线分析

    架构图 读通道的架构如图2所示。读通道的架构与写通道不同,只包括两个通道:读地址通道和读数据通道,没有读响应通道。这是因为在读操作中,响应信息可以通过读数据通道返回,从而节省了资源。在一次读传输操作中
    发表于 06-02 23:05