【芯闻时译】半导体行业的趋势

来源：半导体芯科技编译

IMEC公司CMOS技术高级副总裁Sri Samavedam回顾了重要的半导体行业趋势。哪些是未来几年将在工业界推出的逻辑CMOS缩放的新创新？利用晶圆背面向器件输送电力是下一个将被引入的主要性能提升器。晶圆正面的传统金属层将用于信号路由，而晶圆背面的金属层将用于电力传输。分离电源传输和信号路由可以降低电源的压降（从而提高性能），并减少正面金属路由的拥挤。英特尔已经宣布，他们将在2纳米节点上用nanosheet器件引入这一技术。

TEM图像显示了连接到晶圆背面和正面的按比例的FinFET。

超越nanosheet和forksheet的器件架构是互补型FET（CFET），其中N和P器件使用复杂的集成方式堆叠在一起。有几种类型的CFET是可能的，而我们正处于寻找路径的早期阶段。在后端金属化方面，铜的双大马士革集成将让位于高纵横比金属蚀刻，以形成低于20纳米间距的线路。我们一直专注于实现钌的直接金属蚀刻。为了降低电阻，钌的长宽比随着气隙的增大而增大，以减少电容影响。这些变化将确保后端RC（电阻-电容）的扩展路线图在几个节点上继续进行。

逻辑和存储器组件的扩展越来越难。节点对节点的改进正在减少，甚至由于集成的复杂性，成本继续增加。在设计方面，有一种趋势是为每个功能创造更多特定领域的加速器，如神经处理、图形、视频等，并更加注重硬件-软件共同优化，以便在系统层面上获得更多。

还有一种动力是寻找特定的技术来解决系统瓶颈，如内存墙（如何以高带宽获得数据，并以足够的速度和足够低的功率为逻辑核心提供数据）、电源墙（如何有效地处理电力输送和散热）或数据通信瓶颈（如何确保有线、光子学和无线基础设施能够处理成倍增长的数据流量），而不是依赖现成的通用技术。

在高性能计算领域有一些例子，如AMD的V-cache技术，其中3D集成被用来使额外的SRAM内存更接近CPU。另一个例子是在苹果M1 Ultra系统芯片（SoC）中使用硅插桥来连接两个CPU芯片。还有一个强大的推动力是利用不同的3D和2.5D技术对电子和光子IC进行联合封装，以减少光IO系统中数据带宽增加时的寄生电阻。当涉及到3D和2.5D连接时，有几种选择，取决于连接的密度、成本和复杂性。设备、计量和EDA基础设施也需要成熟，以推动标准化和降低成本，以便更广泛地采用。

IMEC的设计技术共同优化（DTCO）计划致力于在逻辑、内存和三维方面的设计基准，为未来节点建立有技术影响的工艺设计工具包（PDK）。在系统技术共同优化（STCO）计划中，我们使用这些研究PDK来解决系统挑战，如内存墙和电源墙。例如，我们致力于特定领域SoC的3D分区，并进行多尺度热分析，包括不同的冷却解决方案和混合存储器的实现。

为了解决3D技术的成熟问题，我们正与关键设备供应商密切合作，并与Cadence公司合作，以实现SoC的真正3D分区所需的电子设计自动化（EDA）工具。

您能举出一些IMEC正在关注的有前景的CMOS研发课题的例子吗？

在逻辑方面，我们继续探索和测试实现CFET器件的各种集成和模块选项，预计这将实现4T标准单元的设计。在后端，在高纵横比比金属线中加入气隙以实现RC扩展方面取得了进展。在量子计算领域，我们致力于降低硅自旋量子比特器件的电荷噪声，这对量子计算的高保真量子比特操作是非常有希望的。

在后道，在高纵横比金属线中加入气隙以实现RC扩展方面取得了进展。

随着光IO支持的数据速率的增加，电子IC和光子IC更紧密地结合在一起，使用协同封装的光学器件来减少寄生。我们正在开发新的模块，使协同封装的光学技术成为现实。

在有源存储器项目中，我们继续提高IGZO（氧化铟镓锌）器件的性能和可靠性，这将在未来按比例的DRAM架构中发挥关键作用。在我们的存储项目中，我们继续推动用于存储应用的传统全门控三维NAND闪存的扩展路线图。

IMEC对可持续发展采取了广泛和全面的方法。在我们的运营中，我们计划到2030年将我们的碳足迹减少65%，我们正在朝着这个目标顺利推进。此外，我们以强大的安全文化促进健康的工作和生活平衡，并将联合国可持续发展目标作为研究项目的指南针。我们在绿色氢气和光伏等可再生能源的生产方面进行研究。

去年，我们启动了可持续半导体技术和系统（SSTS）计划，旨在量化和减轻半导体制造在逻辑、内存和三维集成流程中的碳足迹。

我们的目标是汇集整个半导体生态系统，以应对这一全球挑战。到目前为止，几个领先的合作伙伴，如苹果、亚马逊、微软、ASM、ASML、Kurita, Screen、东京电子已经加入这一计划。我们希望很快宣布其他几个设备、代工厂和系统合作伙伴。我们正在与SEMI可持续发展咨询委员会合作，广泛分享学习成果和最佳实践，以鼓励行业领导者采用。

关于Sri Samavedam

Sri Samavedam自2019年8月起担任IMEC的CMOS技术高级副总裁。他的职责包括逻辑、存储器、光子学和三维集成方面的项目。在此之前，他是位于纽约州马耳他的GlobalFoundries的技术开发高级总监，在那里他领导了14纳米FinFET技术和衍生产品进入批量生产的资格认证以及7纳米CMOS的早期开发。他的研究生涯开始于德克萨斯州奥斯汀的摩托罗拉公司，从事应力硅、金属栅极、高k电介质和全耗尽SOI器件的研究。他拥有麻省理工学院的材料科学与工程博士学位和普渡大学的硕士学位。

审核编辑黄昊宇