0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

易灵思MIPI CSI自环调试步骤

XL FPGA技术交流 来源:XL科技 作者:XL科技 2022-12-26 10:59 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

最近在帮助客户分析MIPI的问题,所以有此总结。第一次使用MIPI的人可能不知道怎么在易灵思平台上下手,今天我们来分享下MIPI的调试过程。

一、平台介绍

软件 :Efinity 2022.1.226.4.3

硬件平台 :易灵思的IMX477子卡加上代理商中印云端(全称:中印云端(深圳)科技有限公司)制作的Ti60F100核心板。

7d3b009c-82ca-11ed-bfe3-dac502259ad0.png

二、获取并掌握MIPI传输评估工具

(1)获取易灵思提供的钛金系列FPGA-mipi-utility.xlsm文件,在文件内进行设置。

首先在Enter the video information中输入要传输的视频信息。要说明的是Pixel clock frequency对应IP核64位接口位宽的时钟,并不对应每个像素的时钟。另外Horizontal blanking per line(us)是指Thfp + Thbp + Thsa和,

另外要求HSA,HBP和HFP的值都不能是0。因为要留给MIPI包中PH(Packet Head,32Bit)和PF(Packet Footer,16Bit)传输时间。

这是在传输过程确保能否正确传输的条件。

7d783fde-82ca-11ed-bfe3-dac502259ad0.png

7d9156c2-82ca-11ed-bfe3-dac502259ad0.png

在Enter the MIPI interface details输入MIPI接口的参数

7d9be39e-82ca-11ed-bfe3-dac502259ad0.png

在Enter the TX timing parameter settings栏可以勾掉use default values根据接收端的参数来设置。

7db17272-82ca-11ed-bfe3-dac502259ad0.png

当参数都输入完成之后,在Results中提示PASS说明参数输入正确,否则会有错误提示,需要根据错误提示来修改参数。

7dbda84e-82ca-11ed-bfe3-dac502259ad0.png

三、硬件准备

(1)修改硬件电压。

MIPI自环测试先要把MIPI IO所在的bank电压调到1.2V,本demo中,我选择的是Bank_3A的IO作为输出和Bank_1B的IO作为输入。

7dd5e756-82ca-11ed-bfe3-dac502259ad0.png

所以要把P1和P2的电压切换到VCC_1V2

7de847de-82ca-11ed-bfe3-dac502259ad0.png

(2)生成example并分配管脚

因为生成的example是对应易灵思Ti60F225 demo板的,所我们要移植到Ti60F100 demo板上。管脚分配在J1和J2的对应位置。另外要修改下对应的时钟和复位即可。

7e08745a-82ca-11ed-bfe3-dac502259ad0.png

7e31308e-82ca-11ed-bfe3-dac502259ad0.png

时钟分配到GPIOL_P_07。这是一个全局时钟,频率为25M,刚好与原来的demo对应。正因为是全局,所以要注意pll要选择core输入。

7e3b0992-82ca-11ed-bfe3-dac502259ad0.png

复位管脚我们分配给GPIOL_N_18

7e47ada0-82ca-11ed-bfe3-dac502259ad0.png

四、评估传输参数

(1)根据时钟要求计算pixel时钟支持的范围。可能自环的时候这两个时钟会有一些矛盾,但是相差不大的话,经过确认是没有问题的。另外我们也相信能够发送成功的,接收也可以。

MIPI TX要求:

PIX_CLK_MHZ <= (DATARATE_MPBS * NUM_DATA_LANE) / PACK_BIT。

MIPI RX要求:

PIX_CLK_MHZ >= (DATARATE_MPBS * NUM_DATA_LANE) / PACK_BIT

MIPI接口参数如下:

MIPI Data Lane = 2

MIPIData Rate = 800Mbps

视频格式如下:

parameter PIXEL_BIT  = 24,
 parameter PACK_BIT   = 48,
parameterHSA=5,//minimumvalueispixelcntvalue,eg:RGB888-2
 parameter HBP        = 5,   //minimum value is pixel cnt value, eg: RGB888 - 2
 parameter HFP        = 1024,
parameterHACT_CNT =1920,//h_total=2945
 parameter VSA        = 1,
 parameter VBP        = 1,
 parameter VFP        = 100,
 parameter VACT_CNT   = 1080,     // v_total =    1182 3,480,990
 parameter HS_BYTECLK_MHZ = 100,
  parameter DATATYPE = 6'h24     //24 - RGB888

按照上面的公式计算像素时钟。

DATARATE_MPBS  = 800
NUM_DATA_LANE = 2
PACK_BIT = 48
PIX_CLK_MHZ<= 800 * 2/ 48 = 33.33 //像素时钟频率

是这样就行了吗?当然不是,还要确认修改成两个lane之后原来的数据带宽是否还能传输呢?要用评估工具进行评估保证PASS。

这里Horizontal blankingper line(us) =(5+5+1024)*(1000/66)ns = 15.51us

7e5c3dce-82ca-11ed-bfe3-dac502259ad0.png

demo上我们选择30M.要计算视频带宽是否能传输,即要考虑公式也要考虑utility表。OK ,PASS.

===================================

五、MIPI 自环测试

===================================

连续时钟方案

(1)配置参数

首先我们想要测试的是两个lane的自环,所以要先在IP核把data lane修改成2。

7e7408f0-82ca-11ed-bfe3-dac502259ad0.png

(2)修改传输时钟频率。

(3)上板调试

这一步到了测试环节。首先添加debug,观察r_fail和r_pass信号。上板之后我们检测r_pass和r_fail信号,如果r_pass为高,说明测试通。

assign led[1] = r_fail;
assign led[2] = r_pass;

7ea05450-82ca-11ed-bfe3-dac502259ad0.png


不连续时钟方案

在生成IP时选择时钟不连续

7eabf404-82ca-11ed-bfe3-dac502259ad0.png

demo中第一帧帧头解析错误,所以会出现不能pass的提示,但实际后面的帧都解析出来了。所以经过分析传输正常。

下面直观感受下什么是连续和不连续。

不连续发送的波形,可以看到很多LP_CLK_OE上拉

7edb670c-82ca-11ed-bfe3-dac502259ad0.png

连续时则没有。

7eef3bce-82ca-11ed-bfe3-dac502259ad0.png

六、问题分析

(1)如果是不连续的话由于时钟是不连续的,所以通过逻辑分析仪抓取数据会出现明显的错误,这个是可以理解的。那要怎么分析数据,这里有个歪点子,因为是自环,所以发送时钟与接收时钟是同尖的。所以用发送时钟去抓取接收数据,事实证明很好用。就算相位有偏差也问题不大。

(2)另一个问题是,如果出现了没有pass的情况,应该怎样去定位问题?

检查控制寄存器。通过读取寄存器的值可以大致判断数据出错的方向。

7efe2a8a-82ca-11ed-bfe3-dac502259ad0.png

MIPI RX控制寄存器

7f20524a-82ca-11ed-bfe3-dac502259ad0.png

MIPI TX控制寄存器

如果还是不能正确接收数据的话,易灵思还会有一些别的方式可以帮助解析数据包。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 调试
    +关注

    关注

    7

    文章

    623

    浏览量

    35383
  • MIPI
    +关注

    关注

    11

    文章

    345

    浏览量

    50700
  • CSI
    CSI
    +关注

    关注

    1

    文章

    38

    浏览量

    51577
  • 核心板
    +关注

    关注

    6

    文章

    1344

    浏览量

    31758
  • 易灵思
    +关注

    关注

    6

    文章

    62

    浏览量

    5493

原文标题:易灵思MIPI CSI 自环调试步骤

文章出处:【微信号:gh_ea2445df5d2a,微信公众号:FPGA及视频处理】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    RK3588-Camera:MIPI-CSI调试之通路解析

    RK3588-Camera:MIPI-CSI调试之通路解析
    的头像 发表于 06-10 10:29 7053次阅读
    RK3588-Camera:<b class='flag-5'>MIPI-CSI</b><b class='flag-5'>调试</b>之通路解析

    FPGA flash操作原理

    FPGA flash操作原理分享
    的头像 发表于 04-09 15:03 1599次阅读

    MIPI2.5G DPHY CSI2DSI demo移植 -v1

    最近陆续有客户在评估的Ti180。Ti180的MIPI 2.5G是硬核。今天做一个简单的移植来试验下MIPI DSI 驱屏。 因为有客
    的头像 发表于 01-21 16:56 1969次阅读
    <b class='flag-5'>MIPI</b>2.5G DPHY <b class='flag-5'>CSI</b>2DSI demo移植 -v1

    SinlinxA33开发板 使用MIPI DSI屏幕

    SinlinxA33开发板 使用MIPI DSI屏幕我这里用的是从芯买的mipi屏幕,
    发表于 01-02 09:49

    mipi csimipi csi phy部件之间如何连接?

    mipi csimipi csi phy部件之间如何连接?
    发表于 03-10 06:15

    MIPI-CSI像素时钟限制是否与CSI块限制相同?

    相机输入到 MIPI-CSI。然后,MIPI-CSI 将数据转换为并行 CSI。所以,我的问题是,MIPI-CSI 像素时钟限制是否与 CSI
    发表于 03-17 07:09

    基于赛FPGA的低成本MIPI接口IP

    基于FPGA的低成本MIPI接口,专门针对视频显示器和摄像头的。设计嵌入式系统DSI和CSI-2视频接口的用户现在即可采用低成本MIPI接口
    发表于 02-10 16:54 1.8w次阅读

    推Trion Titanium FPGA,采用 “Quantum™ 计算架构”

    Trion Titanium FPGA 是基于16纳米工艺节点,并采用的 “Quantum™ 计算架构”。
    发表于 07-20 17:01 1835次阅读

    FPGA之---国产化替代选型策略

    本文介绍国产FPGA厂商,利用超低功耗、超高性能的FPGA芯片,目前供货稳定,性价比
    的头像 发表于 01-04 11:13 3836次阅读

    浅谈RAM使用

    RAM在使用时可以会遇到一些问题,这里把常用的问题总结下。
    的头像 发表于 02-01 09:53 1837次阅读
    浅谈<b class='flag-5'>易</b><b class='flag-5'>灵</b><b class='flag-5'>思</b>RAM使用

    内部重配置实现远程更新

    除通过外部多功能IO来选择之外,通过内部重配置实现远程更新操作也非常简单。
    的头像 发表于 05-30 09:24 2527次阅读
    <b class='flag-5'>易</b><b class='flag-5'>灵</b><b class='flag-5'>思</b>内部重配置实现远程更新

    RAM使用指南

    RAM在使用时可以会遇到一些问题,这里把常用的问题总结下。
    的头像 发表于 06-07 09:19 2547次阅读
    <b class='flag-5'>易</b><b class='flag-5'>灵</b><b class='flag-5'>思</b>RAM使用指南

    MIPI CSI-2 RX Subsystem IP介绍和PHY实现浅谈

    MIPI CSI-2 RX Subsystem IP实现MIPI CSI-2 v2.0协议以及底层的MIPI D-PHY v2.0协议
    的头像 发表于 07-07 14:15 3768次阅读

    Ti60F100驱动LCD屏案例

    其中Ti60F100的核心板与MIPI 子卡之间通过QSE座连接,这也是所有demo板都使用的接口方案。MIPI子卡通过FPC 30p
    发表于 07-10 11:51 1693次阅读
    <b class='flag-5'>易</b><b class='flag-5'>灵</b><b class='flag-5'>思</b>Ti60F100驱动LCD屏案例

    FPGA产品的主要特点

    近年来,全球半导体供应链屡受挑战,芯片短缺问题一度对行业产生深远影响。通过优化供应链管理、强化产能规划,确保客户的FPGA需求得到及时满足。面向工业控制、机器视觉、医疗影像、消费电子、汽车智驾等一众终端领域,
    的头像 发表于 12-04 14:20 2180次阅读
    <b class='flag-5'>易</b><b class='flag-5'>灵</b><b class='flag-5'>思</b>FPGA产品的主要特点