移动设备的 ESD 设计战略：您的 SEED 工具-电子发烧友网

本博客系列共分为 3 部分，这是第 2 部分，介绍静电放电 (ESD) 的各个方面以及移动设备的系统级 ESD 设计。

我们在第 1 部分介绍了ESD的基本概念以及系统高效ESD设计(SEED)。本博客将为您介绍 SEED 工具箱中所有必要的部分。第 3 部分将介绍如何将 SEED 方法及建模和模拟一起用于优化系统级手机设计。

更新一下，SEED 就是…

…一种协同设计方法，包含板载和片上ESD 保护功能，用于分析和实现系统级 ESD 稳健性。该方法要求对 ESD 应力事件期间外部 ESD 脉冲之间的相互作用、完整的系统级电路板设计以及设备引脚特性有一个全面的了解。

板载 ESD 保护器件

作为一个总体战略，您可以在 PC 电路板上使用许多保护元件，以保护终端产品免受 ESD 事件的影响。这些保护元件包括：

无源和有源元件，如：

串联电阻

去耦电容

铁氧体磁珠

抑制装置，如电磁干扰(EMI)/ESD 滤波器

瞬态电压抑制器(TVS)

TVS 元件：

聚合物变阻器

陶瓷变阻器

火花隙s

硅二极管

然而，使用这些元件时应谨记以下几点：

电阻、电容、电感-电容(LC)滤波器和铁氧体磁珠在系统中衰减间接或二级 ESD 应力方面表现良好。一个有效的方法就是，需要将这些元件尽可能置于 ESD 应力对象（模块引脚）附近。

您可以将串联电阻与去耦电容（电阻-电容[RC]滤波器）或电压箝位一起使用。

电容提供去耦性。选择的电容最好具有高额定电压、高共振频率、低电阻和低电感。确保在连接电容时实现轨迹长度的最短化。

LC 滤波器可阻隔瞬变电压和 EMI。

串联铁氧体磁珠可衰减电源线上的 EMI 和 ESD。

变阻器可从高待机值变为极低导电值，从而吸收 ESD 能量，并限制 ESD 诱发性电压。它们通常具有较高的触发电压（几百伏）和高达 100 V 的箝位电压，同时具有非常低的电容，但能够在长时间的 ESD 应力之后显示明显的漏电流。

根据待保护的接口类型，硅基TVS 二极管也可以具有较低的电容和比其他 TVS 元件更低的动态电阻值。它们具有较高的 ESD 吸附能力（即一旦 ESD 触电被吸附，保护装置就会非常快速地返回到高阻抗状态）。适合高速/RF 应用的 TVS 二极管可提供非常低的触发电压（低于 100 V）和箝位电压（低于 20 V），同时具有出色的响应时间。

但请注意：片外保护器件的电容将导致 RF 通道中的不匹配性。为弥补这些不匹配性，设计人员需要调整其 RF 和天线路径中的匹配网络。

术语表

C:电容

CS:并联电容

EMI:电磁干扰

ESD:静电放电

FCC:联邦通信委员会

GND:接地

HPF:高通滤波器

IC:集成电路

IEC:国际电工委员会

L:电感器

LC:电感-电容

LS:并联电感器

PC:印刷电路

PCB:印刷电路板

RC:电阻-电容

RF:射频

RFFE:RF 前端

Rx:接收

SEED:系统高效 ESD 设计

TVS:瞬态电压抑制器

Tx:发送

VL:电感电压

更多关于瞬态电压抑制器 (TVS) 的信息

TVS二极管是实现 ESD 保护的首选元件之一。当诱发性电压超过雪崩击穿电压时，它们通过分流过电流的方式运行。它们是一种箝位装置，抑制所有高于击穿电压的过电压。当不存在过电压时，它们会自动重置至关闭状态，但会吸收更多内部的瞬态能量。

TVS 二极管可以是单向二极管，也可以是双向二极管。双向二极管可使用两个相互对立的雪崩二极管以串联的方式表示，如下所示，并连接至相对于被保护引脚的并联配置。这些设备均制造为单个封装元件。

对于 RF 应用中的 ESD 保护，必须保持尽可能小的 TVS 二极管电容。这可避免输入匹配的失谐，从而使保护设备产生较少的谐波失真。

下图显示了双向 TVS 二极管的电流-电压(I-V)曲线。您可以看到，TVS 相对于原点呈对称状，且可针对正极和负极 ESD 触电进行 ESD 保护。

下图比较了变阻器、聚合物和 TVS 二极管响应 ESD 触电的残留电压。大家可以看到，当今的硅基 TVS 二极管是针对 ESD 触电最有效的方法。

板载 TVS 二极管位置的重要性

然而，TVS 的位置具有重要影响。如果电路设计不当，则 ESD 保护就不会那么有效。请记住，这些一般原则：

在开发 PC 电路板时，请注意轨迹不要太长，因为这会产生不必要的电感。

记住：与 TVS 设备串联的电容会使一级 ESD 电流路径断开，而添加至一级 ESD 电流路径的任何 RF 电感都会提高残留路径中的总阻抗。

如果将 TVS 置于合适的位置，就不需要其他 ESD 元件。

那么什么是合适的位置？如下图所示，您应该：

只使用 TVS。

切勿将 TVS 置于电容或电感器的前面或后面。

确保没有轨迹。应将 TVS 置于 RF 路径和接地之间。

接地：机械因素

为缓解 ESD 事件，必须对成品的每一方面进行正确的接地——PC 电路板、所有 IC 芯片和元件、外壳、盖子等。确保在终端产品接地时考虑了以下所有方面：

所有金属件必须通过低阻抗路径连接至系统接地。

浮动金属部件都有 ESD 危险。

所有金属部件都必须接地，或如果适用，更换为塑料件。

多个互联的 PC 电路板设计可能会导致高电阻电感系统接地。当一级 TVS 和 RF 模块置于不同的 PC 电路板上时，应特别注意保护天线。

一级和二级 ESD 保护

了解一级和二级 ESD 保护是 SEED 方法的基本组成部分。通常：

一级保护是在板上进行，称为主要箝位。

二级保护是在片上进行，称为辅助箝位。

一级和二级 ESD 保护阶段的协同设计是 SEED 方法的基本概念。

下图显示了RF前端(RFFE) 中针对 ESD 保护的主要和辅助箝位的高级基本视图。

注意：一些系统设计需要在 IC 前放置一个额外的板载辅助箝位，以减少元件引脚可能存在的任何残留 ESD 电荷。

我们来进一步了解一级和二级保护：

一级保护（板载）：一级保护可能包含箝位元件，如并联电感器或 TVS 元件（二极管、变阻器和火花隙）。这些主要箝位可分流较大的 ESD 电流。主要箝位主要为与直接 ESD 能量入口接触的外部连接和其他接口。此外，它们在减少 IC 元件引脚处出现的残留 ESD 应力方面发挥着重要作用。

二级保护（片上）：二级保护用于箝住设备引脚处积累的任何残留 ESD 应力。ESD 瞬态的形状在很大程度上取决于板载主要箝位特性和 PC 电路板设计。

一级和二级 ESD 保护阶段的协同设计（即板载和片上保护）是 SEED 方法的基本概念。这两个阶段可在两个分支的载流能力通过串联阻抗实现平衡的位置提供必要的保护。

模拟和分析这两个保护阶段可帮助电路板设计人员选择适当的板载保护箝位电平，以确保能够有效地处理抵达 IC 的峰值残留脉冲。利用模拟实现的 SEED 保护设计要求将国际电工委员会(IEC)应力模型、基于 SEED 参数的 TVS 和 IC 接口引脚模型以及隔离阻抗电路（即 PC 电路板上的电路）整合在一起。我们将在第 3 部分详细介绍如何模拟和分析 SEED 设计。

RF 前端 (RFFE) 的保护战略

不同的应用需要不同的 ESD 保护。一种方法或许能够满足您的应用需求，但可能不适用于其他应用。最终，您使用的设计必须通过 FCC 和 IEC 测试，这样您的产品才能获得认证并出售。

我们来看看可用于 RFFE 中 ESD 保护的几种战略。

战略 1：基本保护——并联电感器

最基本的方法是采用一个并联电感器。如下图所示，电感器 (L) 是 ESD 电流脉冲的主要分流元件。该电感器的 nH 范围应比较低 (<20 nH)，这样才能构成有效的 ESD 保护解决方案。但它会增加插入损耗，带来一些 RF 性能挑战。并联电容通常用于实现 RF 匹配，而非 ESD 保护。