0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

基于BAW技术的时钟解决海量数据下的精准时钟需求

lPCU_elecfans 来源:未知 2022-12-21 07:25 次阅读
电子发烧友网报道(文/李宁远时钟信号,我们常常在电子组件中看到但很少深入了解,它被用于同步电路,保证相关电子组件能够同步运作。传统的时钟使用外部石英晶体,通过晶体振荡保证精确的节奏。

BAW体声波技术,一种微谐振器技术,这项技术很早就在滤波器中得以应用,用于过滤通信信号。在无线通信正朝着高通信频率、高传输速率和高集成化方向发展中,微谐振器技术开始集成时钟功能提升时钟性能。使用该技术可以将高精度和超低抖动时钟直接集成到包含其他电路的封装中。BAW技术比外部石英晶体体积更小,能通过网络提供更清晰的有线和无线信号,可以为从无线消费电子产品到高端工业系统等一系列领域提供更高质量的通信和更高的效率。

5G与BAW

从BAW应用最广泛的滤波器角度来说,BAW谐振器的关键属性是具备存储结构内的最大声能,用以获得高电气Q因子值,BAW 技术比SAW技术在更高频段、更大带宽下能保持更高的性能。这一点非常重要,在高频段里,BAW技术的表现是更好的。在庞大数据量的应用里需要精准的时钟,BAW技术也是最合适的。

在5G已经到来,且逐步扩大其应用范围的今天,更高带宽和更快数据速率的巨大需求需要通过不断的网络升级实现。传输速率越来越快,对时钟的要求也越来越严格。假设在速率400Gbps时,400Gbps收发器使用四电平脉冲幅度调制(PAM-4)方案来传输数据,这与传统的非归零调制方案相比,可在相同带宽下实现更高的数据速率。

而行业标准802.3bs对PAM-4发射器有非常严格的发射抖动要求,仅将整个发射机抖动的一小部分分配给网络同步器生成的参考时钟,对集成RMS抖动要求能做到低。当前的时钟和石英晶振器件已经开始跟不上数据量迅猛增长的脚步,参考时钟的损伤(如相位噪声)会导致调制信号失真,这在设计更高频率和更宽带宽时会出现不少问题。

在5G升级的推动下,BAW技术时钟能有效减少误码和链路损伤,有助于在网络同步器的输出时钟上实现超低抖动。

BAW振荡器VS石英振荡器

石英晶体振荡器(XOs)已经主导了时间参考市场很久很久,这些晶体振荡器已经覆盖了从低端(实时时钟)到高端(复杂无线电、GPS和军用/航空)应用。石英谐振器有两种不同的方式集成,成为一个独立的振荡器装置,每种方法都有各自的优缺点。第一种方法是将晶体谐振器与振荡电路相结合(SPXO),并简单地添加输出驱动器来支持不同的输出类型,这种办法很简单,但能支持的频率极其有限,频率支持完全依赖于所使用的石英晶体。

BAW振荡器模块,TI

另一种晶体集成的方法,是基于PLL,其VCO工作频率更高(通常为GHz)。在频率的支持上这种方法更全面,但也需要更多的核心模块,这意味着尺寸和能耗的上升。而且,PLL校准和锁定将导致启动时间较慢,通常在10 ms或以上。

IC的BAW振荡器解决方案,包含BAW谐振器、分数输出分频器(FOD)和输出驱动器,它们一起产生一个预先编程的输出频率。这种BAW振荡器在规格上接近于SPXO,但是它能够输出的频率没有SPXO那样的限制,简单来说就是用接近于SPXO的规格实现了基于PLL/VCO石英振荡器的频率。而且BAW振荡器通常启动时间极快,不会出现PLL校准和锁定导致启动时间较慢这种问题。

BAW 超低抖动时钟,TI

对所有的时钟产品,抖动是核心性能。BAW谐振器技术不需要高频VCXO,只需现成的低成本标准低频振荡器,就可将高精度和超低抖动时钟直接集成到包含其他电路的封装中。以TI的LMK6系列BAW振荡器为例,小于60fs的集成RMS抖动远低于PAM-4 串行器/解串器方案里交换机专用 IC 要求在12kHz至20MHz频段内的最大集成参考时钟抖动为150fs的要求。同时在振动方面,BAW振荡器由于振动而表现出最小的频率偏差相比于晶体振荡器有着数量级的改进。

小结

现在越来越多的无线技术被设计进入到电子产品中,而且要在PCB部分不使用太复杂的计算就可以设计好的无线模块。而且在数据速率不断攀升的趋势下,石英晶振越来越难以达到灵活性、尺寸、成本以及抖动性能上的各种要求。基于BAW技术的时钟,大大减少了设计难度,并解决了当前石英晶振器件的局限性。

随着5G进一步普及,在工业自动化、电动汽车、医疗设备、楼宇自动化以及电网设施这些对于数据和稳定性都有较高要求的应用,基于BAW技术时钟会大有可为。


声明:本文由电子发烧友原创,转载请注明以上来源。如需入群交流,请添加微信elecfans999,投稿爆料采访需求,请发邮箱huangjingjing@elecfans.com。

更多热点文章阅读
  • 狂砸900亿美元!塔塔集团半导体投资超美欧补贴,印度半导体制造这就成了?
  • 全球首架C919正式交付,背后是中国制造业的崛起
  • 包机出海拿下10亿订单!企业面对面沟通,或更利于电子产品出口!
  • 千亿芯片出货的Arm,能在PC市场称王吗?
  • 被裹挟的台积电与昂贵的“美国制造”:投资400亿美元补贴不足5%


原文标题:基于BAW技术的时钟解决海量数据下的精准时钟需求

文章出处:【微信公众号:电子发烧友网】欢迎添加关注!文章转载请注明出处。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

原文标题:基于BAW技术的时钟解决海量数据下的精准时钟需求

文章出处:【微信号:elecfans,微信公众号:电子发烧友网】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    如何实现PTP协议的精准同步时钟

    尊敬的技术大牛们,你们好! 现有一项目需要用到贵公司的STM32F4系列产品,由于业务场景对时钟同步精度要求很高。所以需寻求你们的技术支撑,提供关于STM32F4系列的PTP协议或IEEE1588协议的参考代码!以便实现PTP的
    发表于 03-26 07:57

    虹科技术|PTP时钟源设备全攻略:从普通时钟到透明时钟的进阶之路

    导读:在现代通信技术中,精确时间同步对于保障网络性能至关重要。PTP(Precision Time Protocol)时钟源设备作为实现高精度时间同步的关键组件,其配置和选择对于网络架构师和工程师
    的头像 发表于 02-26 16:19 183次阅读
    虹科<b class='flag-5'>技术</b>|PTP<b class='flag-5'>时钟</b>源设备全攻略:从普通<b class='flag-5'>时钟</b>到透明<b class='flag-5'>时钟</b>的进阶之路

    赛思时钟系统精准助力巴基斯坦电视台广电传播!

    赛思时钟系统助力巴基斯坦国家电视台(PTV)广电传媒业务精准开展。
    的头像 发表于 12-08 19:11 200次阅读
    赛思<b class='flag-5'>时钟</b>系统<b class='flag-5'>精准</b>助力巴基斯坦电视台广电传播!

    时钟树是什么?介绍两种时钟树结构

    今天来聊一聊时钟树。首先我先讲一下我所理解的时钟树是什么,然后介绍两种时钟树结构。
    的头像 发表于 12-06 15:23 626次阅读

    什么是时钟芯片?时钟芯片的工作原理 时钟芯片的作用

    什么是时钟芯片?时钟芯片的工作原理 时钟芯片的作用 时钟芯片是一种用于计算机或其他电子设备中的集成电路,它提供精准
    的头像 发表于 10-25 15:02 2906次阅读

    fpga跨时钟域通信时,慢时钟如何读取快时钟发送过来的数据

    fpga跨时钟域通信时,慢时钟如何读取快时钟发送过来的数据? 在FPGA设计中,通常需要跨时钟域进行数据
    的头像 发表于 10-18 15:23 651次阅读

    北斗卫星时钟如何调整时间?

    面站的控制中心发送信号,向卫星时钟发送校准指令。这个指令将包含精准的时间数据,卫星时钟会根据这些数据来进行校准。 根据北斗卫星
    的头像 发表于 10-12 09:26 1545次阅读
    北斗卫星<b class='flag-5'>时钟</b>如何调整时间?

    Xilinx 7系列FPGA的时钟结构解析

    通过上一篇文章“时钟管理技术”,我们了解Xilinx 7系列FPGA主要有全局时钟、区域时钟时钟管理块(CMT)。 通过以上
    发表于 08-31 10:44 1277次阅读
    Xilinx 7系列FPGA的<b class='flag-5'>时钟</b>结构解析

    时钟电路是晶振电路吗 时钟电路布局走线设计方法

    时钟电路用于产生稳定的时钟信号,常见于数字系统、微处理器、微控制器、通信设备等。时钟信号用于同步各个电子元件的操作和数据传输,确保系统的正常运行。
    的头像 发表于 08-03 14:46 1861次阅读

    STM32有几个时钟源 STM32系统时钟专题讲解

    在数字电路中时钟是整个电路的心脏,电路的的一举一动都是根据时钟节拍下进行的,随着信息量逐渐提高,对硬件信息处理能力提出了更大的需求时钟作为数字硬件的关键成员,其性能需要我们关注,尤其
    的头像 发表于 07-27 16:12 1608次阅读
    STM32有几个<b class='flag-5'>时钟</b>源 STM32系统<b class='flag-5'>时钟</b>专题讲解

    SPI时钟极性和时钟相位

    且在向高电平转变的期间。CPHA 为选择时钟相位。 根据CPHA位的状态,使用时钟上升沿或下降沿来采样和/或移位数据。主机必须根据从机的要求选择时钟极性和
    的头像 发表于 07-21 10:08 3462次阅读
    SPI<b class='flag-5'>时钟</b>极性和<b class='flag-5'>时钟</b>相位

    什么是时钟门控技术?为什么需要控制时钟的通断呢?

    开始之前,我们首先来看一下什么是时钟门控(clock gating)技术,顾名思义就是利用逻辑门技术控制时钟的通断。
    的头像 发表于 06-29 15:38 1375次阅读
    什么是<b class='flag-5'>时钟</b>门控<b class='flag-5'>技术</b>?为什么需要控制<b class='flag-5'>时钟</b>的通断呢?

    FPGA跨时钟域处理方法(三)

    所谓数据流跨时钟域即:时钟不同但是时间段内的数据量一定要相同。
    的头像 发表于 05-25 15:19 1244次阅读
    FPGA跨<b class='flag-5'>时钟</b>域处理方法(三)

    时钟域电路设计:多位宽数据通过FIFO跨时钟

    FIFO是实现多位宽数据的异步跨时钟域操作的常用方法,相比于握手方式,FIFO一方面允许发送端在每个时钟周期都发送数据,另一方面还可以对数据
    的头像 发表于 05-11 14:01 1844次阅读
    跨<b class='flag-5'>时钟</b>域电路设计:多位宽<b class='flag-5'>数据</b>通过FIFO跨<b class='flag-5'>时钟</b>域

    时钟同步怎样组网呢?

    ,需要每一个传输节点都支持PTP(Pricise Time Protocol,精准时间协议)协议,并且还要求上下行链路的时延完全一致,这一点在现网中实施起来非常困难。   分布式时钟同步的代表技术
    发表于 05-10 17:09