ADAS和数据中心，RISC-V仍在开拓更多市场-电子发烧友网

电子发烧友网报道（文/周凯扬）在今年的RISC-V峰会正式开展前日，数家厂商先在RISC-V国际基金会举办的Futurewatch（未来展望）会议上展示了他们对RISC-V未来的期待，以及各自做出的努力。比如Microchips的Mi-V生态系统已经覆盖了90%以上的商用和开源软件开发，SiFive和晶心科技都在今年不遗余力地扩展RISC-V的应用市场等等。不过，在这样的前瞻会议上，一些厂商已经抖出了不少猛料，为RISC-V在这些市场的表现做了一个示范。

Mobileye所用RISC-V核心揭晓

此前Mobileye在CES上公开信息的EyeQ Ultra处理器，已经确认其CPU将采用RISC-V设计了，但Mobileye当时并没有透露更多的核心细节。EyeQ Ultra所用RISC-V核心究竟是自研，还是授权自其他IP厂商我们不得而知。而在RISC-V峰会的前瞻会议上，终于由MIPS揭晓了这一秘密。

EyeQ Ultra处理器 / Mobileye

EyeQ Ultra用到的居然是来自MIPS的eVocore P8700核心，这是MIPS转向RISC-V架构后推出的首个超高性能RISC-V核心，采用了多发射、乱序和16级流水线的设计，最大可以扩展到64个簇512个核心，MIPS更是声称可以用于数据中心。鉴于Mobileye未来的路线是视觉、雷达和激光雷达三线并行，一个强大的高性能自动驾驶处理器是必不可少的。

何况16级流水线的配置在当下的RISC-V IP市场里也是数一数二的存在，更不用说MIPS在微处理器架构设计的经验积累上绝对是丰富的。根据Mobileye方面的说法，P8700让他们更容易运行第三方软件的同时，也对Mobileye的AI引擎的接口做了优化，因为CSM的内存设计简化了整个编程环境，也优化了CPU与AI引擎之间的数据移动。

不过，MIPS提供的P8700是专门针对汽车开发的版本，是基于ISO 26262 ASIL-B和ASIL-D系统开发，同时采用了SEooC设计，可以实现内部错误检测和报告，快速系统恢复等等安全特性，加快了上市时间。

RISC-V陆续进军数据中心

在这个ISA混战的时代，除了汽车市场以外，最被人所看重的另一大市场就是数据中心了，RISC-V要想真正标榜高性能，服务器级别的CPU是必经之路。专注于开发高性能RISC-V处理器并坚定走Chiplet路线的Ventana Micro Systems，也终于在会上发布了最新的服务器级别RISC-V CPU前瞻情报，这个名为Veyron V1的处理器，有着与x86和Arm正面抗衡的打算。

Veyron V1的配置可谓极其豪华，3.6GHz的主频，每簇16个核心的配置，最高192个核心的扩展性，48MB的共享L3缓存，同时还用上了5nm的制造工艺。在Ventana Micro Systems给出的SPECint2017测试结果中，128核配置的Veyron V1跑分已经超过了英特尔的Xeon Ice Lake 8380处理器、AMD的Milan 7763处理器，以及基于Arm Neoverse V1的亚马逊Graviton 3处理器，值得一提的是，这里对比的单插槽的性能。根据Ventana Micro Systems的说法，Veyron V1已经成功流片，预计2023年中就可以出货了。

Veyron V1硬件开发平台 / Ventana Micro Systems

与此同时，为了不让Veyron V1成为那种有硬件基础没软件生态的产品，同时要能从交付的第一天起就处于可用状态，Ventana Micro Systems已经准备好了开发者 SDK，将必要的软件移植到了Veyron V1上。Ventana Micro Systems还基于Veyron V1打造了开发平台，既有桌面级的形态，也有符合OCP标准的2U机柜形态，均采用了3.6GHz的16核配置，这些开发平台也会同样会在明年下半年交付给合作伙伴。