方波时域与频域

假设方波频率为f0。横轴谐波次数为0的柱状图代表直流分量的幅值,也就是方波的平均电压(与占空比有关),谐波次数为1代表频率为f0的正弦波分量的幅值,3代表,3*f0的正弦波分量幅值,以此类推。
可以看出,谐波只有奇数次的分量,1次谐波开始频率越高,幅值越低,对波形影响也就越小。
那么,此时如果此方波过一个低通滤波器,将1,3,5,7...次谐波通通滤掉会如何?
结果就会只有一个0次谐波,也就是0.5V(50%占空比)的直流分量。那么此时我们IO输出占空比变为40%,输出电压就是0.4V,占空比80%,输出就是0.8V,这不就实现了DAC的功能吗?
模拟滤波器

二阶有源低通滤波器

贝塞尔滤波器
除了上图的滤波器外,如果不追求精度,可以直接LC低通滤波器,简单实用,亲测有效。
Matlab分析方波频谱代码
fs=10000; %采样频率
t=0:1/fs:1;
subplot(211);
plot(t,x);
subplot(212);
pspectrum(x); %显示功率谱密度
审核编辑:汤梓红
-
FPGA
+关注
关注
1656文章
22292浏览量
630436 -
dac
+关注
关注
44文章
2701浏览量
196419 -
模拟滤波器
+关注
关注
0文章
33浏览量
13695 -
数字IO
+关注
关注
0文章
8浏览量
8223
原文标题:FPGA数字IO如何实现DAC功能
文章出处:【微信号:HaveFunFPGA,微信公众号:玩儿转FPGA】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
DAC3161在应用中若要使用IO TEST该怎么用?
FPGA的IO
如何设计基于FPGA的多功能数字钟?
将Kintex 7 FPGA与CMOS输入DAC连接如何实现?
请问CPLD或者FPGA能够实现任意的IO口对联吗?
FPGA实现数字时钟
基于FPGA和Quartus II的多功能数字钟设计与实现
FPGA设计中DAC控制的Verilog实现图文稿
FPGA设计中DAC控制的Verilog实现
FPGA设计中DAC控制的Verilog实现修订稿
FPGA 结构分析 -IO 资源
基于TXS0108实现FPGA IO Bank接不同外设IO接口电压转换
请问FPGA数字IO如何实现DAC功能呢?

FPGA数字IO如何实现DAC功能
评论