功能覆盖率应该包含哪些内容？
功能覆盖率应该包含哪些内容？
1. 如果地址addr具有32bit,我们不需要覆盖所有32位地址总线的所有可能值。
-只需要覆盖我们设计意图感兴趣的地址(例如，字对齐地址;开始/结束地址;回卷地址等)
2. 不要覆盖counter的所有值
-只覆盖所有比特从全1到全0
3. 不需要覆盖整个Fifo深度情况
-只需要覆盖fifo满，fifo空，fifo满写, fifo空读等等。
应该在什么时刻采样功能覆盖率？
只有在coverpoint值有意义的时候才采样
-在“复位”期间禁止采样
-只有在处于特定模式下采样该模式下的覆盖率（例如testmode）
-可以利用covergroup中的start、stop和sample方法
-如果某个场景已经使用了covergroup覆盖，就不需要使用SVAcover重复覆盖
-合理利用covergroup的触发条件，而不是每一个周期都触发采样。
审核编辑：刘清
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
fifo
+关注
关注
3文章
369浏览量
43074 -
SVA
+关注
关注
1文章
19浏览量
10096
原文标题：功能覆盖率应该包含哪些内容以及何时采样？
文章出处：【微信号：芯片验证工程师，微信公众号：芯片验证工程师】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
请问依靠RM48系列MCU的自身资源是否可以实现对时钟的高覆盖率诊断？
本帖最后由 一只耳朵怪 于 2018-5-22 16:25 编辑
MCU型号：RM48目标功能：实现对时钟的高覆盖率诊断背景描述：1. 根据IEC61508-2：2010对时钟高覆盖率诊断
发表于 05-22 01:58
为什么覆盖率分析师没有证明电阻器已经过测试？
进行测试。 - 这些电阻在“board.o”文件中具有“放置”和“可测试”的属性，它们包含在“testorder”和“testplan”文件中。所以，问题是：为什么覆盖率分析师没有证明这些电阻器已经
发表于 01-07 16:06
VCO中的子带覆盖率是否跟开关电容的取值有关？
仿真VCO时候，开关电容阵列中开关电容的值取30fF，子带呈现不规律变化。当取100fF时，子带才呈现比特位控制那样规律变化，但这样子带覆盖率会存在问题。求遇到过同样问题的大神解答下！感谢!
发表于 06-25 06:19
关于SpinalHDL中的验证覆盖率收集简单说明
SpinalHDL 1.4.2中开始支持，在我们通过sbt构建项目时，build.sbt的依赖项配置如下：开启覆盖率收集功能 有注意上文所给例子的小伙伴或许已经注意到，我们已经开启了覆盖率收集：SpinalHDL
发表于 06-24 15:56
重点厘清覆盖率相关的概念以及在芯片开发流程中跟覆盖率相关的事项
有误；更多的分析可以得出更详细的结论。下面会对这两种覆盖率分别展开阐述，最后再补充一下用例通过率（Pass rate）和计划覆盖率（Plan Coverage）的内容。02
发表于 09-14 11:57
Systemverilog覆盖率的合并和计算方式
在systemverilog中，对于一个covergroup来说，可能会有多个instance，我们可能需要对这些instance覆盖率进行操作。 只保存covergroup type的覆盖率
发表于 03-21 14:24
针对功能覆盖率的验证过程
针对功能覆盖率的验证过程神州龙芯集成电路设计公司徐伟俊 杨鑫 陈先勇 夏宇闻[摘要]：本文在介绍传统验证过程及其局限性的基础上，阐述了针对功能覆盖率验证（co
发表于 12-23 16:12
•13次下载
Verilog代码覆盖率检查
Verilog代码覆盖率检查是检查验证工作是否完全的重要方法，代码覆盖率（codecoverge）可以指示Verilog代码描述的功能有多少在仿真过程中被验证过了，代码覆盖率分析包括以
发表于 04-29 12:35
•7945次阅读
高覆盖率的Verilog代码的编写技巧
设计工程师需要关心的主要有行覆盖率（Block），条件覆盖率（Expression），翻转覆盖率（Toggle），状态机覆盖率。本文从ASIC设计的角度上来讨论，如何写出高
工商网监
评论