0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

陷入风波的先进工艺

倩倩 来源:算力基建 作者:算力基建 2022-09-26 16:46 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

早在十几年前,摩尔定律即将失效的消息就已经在业界闹得沸沸扬扬,一晃眼,十几年过去了,如今的芯片制程已经走到了3nm节点,并向着埃米时代迈进。看似一切都顺风顺水,但纵观整个发展史,你就会发现,风生水起的背后充斥着“欺骗”、“谎言”、“混战”、“挣扎”与“屈服”…

01陷入风波的先进工艺

有关台积电和三星先进制程工艺“名不副实”的传言由来已久,原本随着先进工艺难度越来越大,相关话题的热度也开始逐渐下降,然而今年8月,TechInsights在Blog上发表的文章却再掀昔日浪潮。

TechInsights在对台积电和三星的4nm工艺进行剖析和拆解后,认为两家晶圆代工厂为了赢得彼此间的较量,因而放任客户声称他们采用了4nm工艺,实际上他们所谓的4nm工艺却仍是5nm技术。用5nm工艺假冒4nm,这件事情居然发生在了2022这个3nm量产年,不禁让人思考如今的3nm可还好?

以已经宣布量产的三星3nm为例,三星官方消息显示,与三星5nm工艺相比,第一代3nm工艺可以使功耗降低45%,性能提升23%,芯片面积减少16%;而未来第二代3nm工艺则使功耗降低50%,性能提升30%,芯片面积减少 35%。Wikichip根据官方数据粗略估计,第一代3nm 3GAE的晶体管密度约为 150 MTr/mm²,而第二代3nm 3GAP的晶体管密度约为 195 MTr/mm²。需要注意的是,英特尔2017年发布的10nm工艺的晶体管密度就已经达到了100.8Mtr/mm2。

1d2e7dc8-3d56-11ed-9e49-dac502259ad0.png

图源:Wikichip

Wikichip强调,由于从 FinFET 到 GAA 的过渡,因而降低高达 50% 的功率,如此大幅度的功率降低,对于三星代工来说,是自平面晶体管时代以来从未有过的。此外,就3nm性能而言,Wikichip也认为这些数字偏高,但仅略高于一些先前的节点。

台媒《经济日报》更是报道,分析师指出,三星的3nm制程所能达到的晶体管密度,最终可能与英特尔的制程4或者台积电的5nm家族当中的4nm相当,但是带宽与漏电控制表现会更好,带来更优异的效能。

那么台积电作为全球代工龙头,它的3nm就毫无争议吗?非也。

今年6月,台积电在2022 年技术研讨会透露了其即将推出的3nm节点的部分细节。但令人感到疑惑的是,技术研讨会上的大部分3nm消息都是关于 N3E ,也就是台积电第二代3nm工艺,而关于第一代3nm的消息却寥寥无几。

到了今年8月,业内人士手机晶片达人在微博上爆料称,台积电内部决定放弃N3工艺,因为客户都不用,转2023下半年量产降本的N3E工艺,N3成本高,design的window又很critical,连苹果都放弃N3工艺。虽然台积电在论坛上辟谣了该说法,但最新消息显示,苹果A17芯片将有可能直接采用台积电最先进的N3E工艺打造。

N3节点是台积电于2018-2019 年宣布,预计在今年下半年量产的第一代3nm节点,与台积电的 Vanilla N5 节点相比,原始 N3 节点在 ISO 功率下可将速度提高约10-15%,数字逻辑的密度提高了约 1.7 倍,模拟逻辑的密度提高了约 1.1倍。鉴于台积电尚未公开任何设计规则,Wikichip粗略估计N3的晶体管密度范围约为 180-220 MTr/mm2。

虽然台积电方多次强调N3会在今年下半年量产,但是能否成为台积电3nm的主流工艺仍是一个疑问,关键之处就是在于N3E的出现。作为台积电第二代3nm工艺,N3E与N3有着极大的不同,消息显示两者之间的设计规则和IP 实现方式都有着较大的差异,这就意味着,客户没有直接的IP路径可让在N3上的设计迁移到 N3E。基于N3E,台积电还衍生出了N3P、N3X、N3S 和 N3RF四个变体,而N3似乎已经成为一个被人遗忘的存在。

1d76a68e-3d56-11ed-9e49-dac502259ad0.png

图源:wikichip

倘若N3真的成为“弃子”,那么苹果等手机厂商则需要等到2023年下半年才能采用3nm处理器,更重要的是,据Wikichip估计,N3E的晶体管密度会略低于 N3 密度。无论是三星还是台积电,其3nm工艺的晶体管密度,似乎都与想象中有所偏差。

传统上,晶体管密度可以看作是芯片整体性能的指标,被业内奉为“圭臬”的摩尔定律指的就是芯片上可容纳的晶体管数目,约每隔18个月便会增加一倍,性能也将提升一倍。从这个角度来看,当前3nm确实会令人产生一定的疑惑。

02放弃“挣扎”的英特尔

其实,在迈入先进制程之后,晶体管密度问题就一直盘旋在芯片产业的上空。英特尔作为摩尔定律坚定不移的捍卫者,在2007年曾提出著名的“Tick-Tock(制程-新架构)”节点发展周期。按照英特尔的说法,Tick-Tock 的周期两年一循环,Tick 一年,Tock 一年。在Tick年,英特尔将会引入新的制程工艺;而在Tock年,英特尔将会使用上年更新过后的工艺推出采用全新架构的CPU

1db4e818-3d56-11ed-9e49-dac502259ad0.png

图源:英特尔

按照Tick-Tock模式,英特尔工艺制程从65nm发展到22nm,但却在14nm卡了长达7年之久,Tick-Tock模式也在2016年被新战略PAO(Process-Architecture-Optimization 制程-架构-优化)替代。当英特尔还在困于14nm、10nm节点时,台积电和三星却已经从28nm/22nm,发展到16nm/14nm,并走到了7nm节点。

面对竞争对手在先进制程领域的大步迈进,英特尔对此表示不以为意。虽然英特尔14nm和10nm的升级周期都超过了两年,但是对应的晶体管密度也分别提升了2.5倍和2.7倍,符合摩尔定律的对于晶体管密度的线性增长要求。对比台积电、三星的16、14nm工艺,可以看出,英特尔的14nm工艺在这些关键指标要高于台积电和三星。

1e01482a-3d56-11ed-9e49-dac502259ad0.png

图源:电脑

去年,Digitimes也对三家企业的芯片制造工艺做了对比,主要以晶体管密度作为参考指标,对比三家企业的10nm、7nm、5nm、3nm、2nm,其中Intel的5nm和3nm为预估值,台积电和三星的3nm、2nm工艺为预估值。

1e1934da-3d56-11ed-9e49-dac502259ad0.png

图源:Digitimes

Digitimes指出,在10nm工艺上,英特尔的晶体管密度就已领先于三星和台积电,此后双方的差距在的差距逐渐拉大。就晶体管密度而言,台积电和三星的7nm工艺还稍微落后于英特尔的10nm工艺,到了5nm工艺上三星又与台积电拉开了差距,并且认为三星的3nm工艺才接近台积电的5nm工艺和英特尔的7nm工艺。

除了数据上的对比,2017年,当时的英特尔高级院士,处理器架构与集成部门主管Mark Bohr直接发布了一篇关于清理Intel工艺混乱命名的相关文章,直指业界在半导体工艺命名上的混乱状态,并给出了一个衡量半导体工艺水平的公式:

1e3e9892-3d56-11ed-9e49-dac502259ad0.png

图源:英特尔

该公式主要分为两部分,一部分计算2bit NAND(4个晶体管)的密度,另一部分则是用来计算的是SFF(scan flip flop)的晶体管密度,0.6和0.4两个数字是这两部分的加权系数。Bohr表示衡量半导体工艺真正需要的是晶体管密度。

种种数据表明,如果从晶体管密度来看,英特尔的10nm/14nm的工艺制程在当时应该都属于拔头筹者,但竞争对手凭借命名优势一路高歌,反观英特尔却被冠上“牙膏厂”的称谓。

到了2021年,英特尔终究放弃挣扎,选择“同流合污”,更改了制程命名方式。英特尔未来5年技术路线图,对芯片的制程工艺进行了新的命名,10纳米Enhanced SuperFin更名为“Intel 7”、Intel 7纳米更名为“Intel 4”、其后是“Intel 3”、“Intel 20A”、“Intel 18A”。

随着英特尔的加入,如今的工艺制程命名似乎也已成定局。

03命名“游戏”的开始

当前大家所熟知的XX nm工艺,指的其实是线宽,比如3nm意思就是栅极的最小线宽为3nm。而工艺的命名方式则遵循每个世代线宽缩减约 0.7 倍的规律,0.7x0.7约等于 0.5,也就是晶体管整体面积相比上一代缩小一倍,符合摩尔定律。

虽然XX nm工艺的命名方式在半导体业内已约定俗成,但其实早在1997年,也就是350nm之后,业界就已经意识到基于纳米的传统制程节点命名方法,不再与晶体管实际的栅极长度相对应。到了2012年,随着3D晶体管Finfet的出现,只用gate 的长度来衡量晶体管的特征尺寸已经远远不够了,还需要Fin的高度,Fin 的宽度,Fin Pitch,Gate length,Gate width等各种参数。

当下,0.7 倍的命名原则仍在继续,然而这些数据的实际意义却已经不大了,但台积电、三星等一众代工厂却从工艺命名上获得了巨大的利益和成功。

2014年,台积电利用其创新的双重曝刻技术,成为世界上第一家开始批量生产20nm半导体的公司,并在同年创造了台积电最快的产能提升记录。凭借着20nm的优势,台积电从三星手中夺下了苹果的部分订单,台积电2014年第四季财报显示,合并营收约新台币2225.2亿元,与2013年同期相比营收增加52.6%,其中20nm制程出货占台积电第四季晶圆销售的21%。到了2016年,台积电已经取代三星,成为了苹果A系列处理器的最大芯片代工厂。2016年台积电全年营收达到9479.38亿新台币,同比增长12.4%,造就了当时台积电历史上的最高纪录。

三星方面也是如此,在A8处理器以前,三星是苹果处理器的独家代工厂,却在2014年失去了独家地位,然而2015年凭借全球首个14nm工艺制程实现反超,重新夺回了苹果处理器的代工业务。

众所周知,苹果A9处理器有两个版本,分别是三星的14nm和台积电的16nm,理论上讲,三星的14nm性能应该高于16nm,但从当时的消息来看,消费者的口碑就截然相反,三星代工的芯片在功耗和发热方面都不及台积电,这其实就已反映出工艺制成的命名原则已经背离了真实工艺性能。

即便如此,台积电和三星依旧“乐此不疲”,毕竟对于购买手机的消费者来说,绝大多数都是不会过于锱铢必较。以最新的Iphone 14来说,大家关注的大多在于只有Pro版本用上了最新A16仿生芯片,但对于A16与A15之间的性能差可能就一笑置之。

毫无疑问,商业上取得的红利是驱动命名“游戏”开始的关键点,但不可否认,台积电、三星和英特尔在整体半导体工艺的进展上也确实取得了巨大的进步,是推动整个芯片产业前进的强大引擎。

摩尔定律从提出到现在已经快60年了,随着时间的推移,我们不得不承认工艺制程的演进正在变得越来越困难,为了延续摩尔定律,台积电、三星、英特尔研发了各种先进技术,比如三星3nm中采用了GAA晶体管,台积电在先进封装领域的发力,英特尔的背面供电技术等…虽然当前芯片工艺进程或许有些受挫,但他们并没有放弃,相反正在积极研发各式各样的先进技术,希望有一天,会出现类似于“浸润式光刻”那样的颠覆性技术,能让制程发展实现大跨越。

从某种意义上来说,或许这些巨头延续原有的命名方式,也是他们表达捍卫摩尔定律的最后“倔强”。

04写在最后

未来是未知的,但芯片产业向前发展是可以肯定的,我们相信未来先进制程一定会有更好的表现形式,但在下一个颠覆性技术出现之前,我们还需要台积电、三星、英特尔等巨头持续不断地创新,推出新技术…

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    463

    文章

    54463

    浏览量

    469676
  • 工艺
    +关注

    关注

    4

    文章

    720

    浏览量

    30402
  • 晶体管
    +关注

    关注

    78

    文章

    10443

    浏览量

    148699

原文标题:芯片工艺的命名“游戏”仍将继续…

文章出处:【微信号:算力基建,微信公众号:算力基建】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    onsemi FDMT800150DC N沟道MOSFET:先进工艺下的高性能之选

    onsemi FDMT800150DC N沟道MOSFET:先进工艺下的高性能之选 在电子工程师的日常设计中,MOSFET是不可或缺的关键元件,其性能直接影响到整个电路的表现。今天,我们来深入
    的头像 发表于 04-15 14:05 151次阅读

    DW-181水溶性助焊剂:面向先进封装工艺的高性能解决方案

    在电子封装不断迈向微型化与高密度化的今天,MicroTEC、BGA封装以及晶圆级/基板级封装(WLP/PLP)等先进工艺,对助焊剂提出了更高标准:不仅要具备优异的润湿能力,还需兼顾清洁性、可靠性
    的头像 发表于 04-06 11:32 105次阅读
    DW-181水溶性助焊剂:面向<b class='flag-5'>先进</b>封装<b class='flag-5'>工艺</b>的高性能解决方案

    CoWoS(Chip-on-Wafer-on-Substrate)先进封装工艺的材料全景图及国产替代进展

    这张图是CoWoS(Chip-on-Wafer-on-Substrate)先进封装工艺的材料全景图,清晰展示了从底层基板到顶层芯片的全链条材料体系,以及各环节的全球核心供应商。下面我们分层拆解:一
    的头像 发表于 03-28 10:21 836次阅读
    CoWoS(Chip-on-Wafer-on-Substrate)<b class='flag-5'>先进</b>封装<b class='flag-5'>工艺</b>的材料全景图及国产替代进展

    短波红外(SWIR)成像技术:重塑先进封装检测的精度与效率

    Bonding)等前沿工艺的广泛应用,封装结构日趋复杂,互连间距正向微米甚至亚微米级跨越。然而,工艺复杂度的指数级提升也带来了严峻的检测挑战:如何在不破坏结构的前提下,实现跨层级、高精度的内部缺陷捕捉,已成为关乎良率控制与成本优化的关键瓶颈。 一,
    的头像 发表于 03-09 07:45 233次阅读
    短波红外(SWIR)成像技术:重塑<b class='flag-5'>先进</b>封装检测的精度与效率

    湿法清洗和干法清洗,哪种工艺更适合先进制程的硅片

    先进制程的硅片清洗工艺中,湿法清洗与干法清洗各有技术特性,适配场景差异显著,并不存在绝对的“最优解”,而是需要结合制程节点、结构复杂度、污染物类型等核心需求综合判断。以下从技术特性、制程适配性
    的头像 发表于 02-25 15:04 394次阅读
    湿法清洗和干法清洗,哪种<b class='flag-5'>工艺</b>更适合<b class='flag-5'>先进</b>制程的硅片

    OPC模型和其工艺流程的简单介绍

    目前,基于模型的 OPC已成为先进半导体制造的标准程序。图4-15 表明现代 OPC模型包含了考虑光学、光刻胶和工艺效应所有类型的方法。
    的头像 发表于 01-28 16:46 1081次阅读
    OPC模型和其<b class='flag-5'>工艺</b>流程的简单介绍

    人工智能加速先进封装中的热机械仿真

    为了实现更紧凑和集成的封装,封装工艺中正在积极开发先进的芯片设计、材料和制造技术。随着具有不同材料特性的多芯片和无源元件被集成到单个封装中,翘曲已成为一个日益重要的问题。翘曲是由封装材料的热膨胀系数(CTE)失配引起的热变形。翘曲会导致封装中的残余应力、开裂、电气连接和组
    的头像 发表于 11-27 09:42 3468次阅读
    人工智能加速<b class='flag-5'>先进</b>封装中的热机械仿真

    芯片键合工艺技术介绍

    在半导体封装工艺中,芯片键合(Die Bonding)是指将晶圆芯片固定到封装基板上的关键步骤。键合工艺可分为传统方法和先进方法:传统方法包括芯片键合(Die Bonding)和引线键合(Wire
    的头像 发表于 10-21 17:36 3116次阅读
    芯片键合<b class='flag-5'>工艺</b>技术介绍

    目前最先进的半导体工艺水平介绍

    当前全球半导体工艺水平已进入纳米级突破阶段,各大厂商在制程节点、材料创新、封装技术和能效优化等方面展开激烈竞争。以下是目前最先进的半导体工艺水平的详细介绍: 一、制程工艺突破 英特尔1
    的头像 发表于 10-15 13:58 2556次阅读

    国内最大!长飞先进武汉基地投产,明治传感助力半导体智造升级

    关键跨越。长飞先进武汉基地,目前已全线配备6/8英寸兼容设备,对标国际碳化硅器件大厂;同时构建了完善的工艺流程和完整的工艺平台,可提供全面的工艺开发与技术解决方案;
    的头像 发表于 07-22 07:33 1455次阅读
    国内最大!长飞<b class='flag-5'>先进</b>武汉基地投产,明治传感助力半导体智造升级

    先进封装中的TSV分类及工艺流程

    前面分享了先进封装的四要素一分钟让你明白什么是先进封装,今天分享一下先进封装中先进性最高的TSV。
    的头像 发表于 07-08 14:32 4823次阅读
    <b class='flag-5'>先进</b>封装中的TSV分类及<b class='flag-5'>工艺</b>流程

    行芯科技揭示先进工艺3DIC Signoff破局之道

    学术会议”上,行芯科技CEO贺青博士基于最近与Top设计公司合作成功流片的先进工艺3DIC项目经验,发表了题为《面向3DIC的Signoff挑战与行芯科技创新策略》的演讲,为行业带来了深刻的技术洞察。
    的头像 发表于 06-12 14:22 1487次阅读

    一文详解干法刻蚀工艺

    干法刻蚀技术作为半导体制造的核心工艺模块,通过等离子体与材料表面的相互作用实现精准刻蚀,其技术特性与工艺优势深刻影响着先进制程的演进方向。
    的头像 发表于 05-28 17:01 4480次阅读
    一文详解干法刻蚀<b class='flag-5'>工艺</b>

    一文详解湿法刻蚀工艺

    湿法刻蚀作为半导体制造领域的元老级技术,其发展历程与集成电路的微型化进程紧密交织。尽管在先进制程中因线宽控制瓶颈逐步被干法工艺取代,但凭借独特的工艺优势,湿法刻蚀仍在特定场景中占据不可替代的地位。
    的头像 发表于 05-28 16:42 6272次阅读
    一文详解湿法刻蚀<b class='flag-5'>工艺</b>

    什么是SMT锡膏工艺与红胶工艺

    SMT锡膏工艺与红胶工艺是电子制造中两种关键工艺,主要区别在于材料特性、工艺目的及适用场景。以下是详细解析:
    的头像 发表于 05-09 09:15 2006次阅读
    什么是SMT锡膏<b class='flag-5'>工艺</b>与红胶<b class='flag-5'>工艺</b>?