0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

关于DDR3地址的容量计算

FPGA设计论坛 来源:FPGA设计论坛 作者:FPGA设计论坛 2022-08-30 14:40 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

DDR3 地址线

DDR3为减少地址线,把地址线分为行地址线和列地址线,在硬件上是同一组地址线;地址线和列地址线是分时复用的,即地址要分两次送出,先送出行地址,再送出列地址。

一般来说列地址线是10位,及A0...A9;行地址线数量根据内存大小,BANK数目,数据线位宽等决定(感觉也应该是行地址决定其他) ;

BANK

bank是存储库的意思,也就是说,一块内存内部划分出了多个存储库,访问的时候指定存储库编号,就可以访问指定的存储库,内存中划分了多少个bank,要看地址线中有几位BA地址,如果有两位,说明有4个bank,如果有3位,说明有8个bank

DDR3 容量计算

下面这张图是芯片k4t1g164qf资料中截取的;以1Gb容量的DDR2颗粒为例(其他的类似);假设数据线位宽为16位,则看64Mb x 16这一列:

bank地址线位宽为3,及bank数目为 2^3=8;

行地址线位宽位13,及A0...A12;

列地址线位宽为10,及A0...A9;

有 2^3 * 2^13 * 2^10 = 2^26 =2^6Mb = 64Mb

再加上数据线,则容量为 64Mb x 16

8e352782-22cc-11ed-ba43-dac502259ad0.jpg

审核编辑:彭静
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • DDR3
    +关注

    关注

    2

    文章

    287

    浏览量

    43942
  • 存储
    +关注

    关注

    13

    文章

    4696

    浏览量

    89571
  • 容量计算
    +关注

    关注

    0

    文章

    6

    浏览量

    6890

原文标题:DDR3地址和容量计算、Bank理解

文章出处:【微信号:gh_9d70b445f494,微信公众号:FPGA设计论坛】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    DDR3 SDRAM参考设计手册

    电子发烧友网站提供《DDR3 SDRAM参考设计手册.pdf》资料免费下载
    发表于 11-05 17:04 1次下载

    DDR200T中DDR的使用与时序介绍

    mask Enabled Input clock period 100MHz Chip Select pin Enabled DDR读时序介绍 DDR3读时序如下图,由于传递地址到取出数据
    发表于 10-28 07:24

    基于DDR200T开发板的e203进行DDR3扩展

    由于e203内部DTCM空间较小,所以本队针对DDR200T开发板进行针对e203的DDR3存储器扩展。 论坛中所给出的e203扩展DDR的方法大致分为两种,一种是直接将DDR存储器的
    发表于 10-21 12:43

    DDR200T中的DDR3的使用配置

    蜂鸟DDR200T中DDR3的ip配置案列,提供DDR3引脚配置。具体参数可更具项目实际更改。 这里选用的axi接口 在赛灵思的IP配置中没有MT41K28M6JT-125K内存的信息,因此选用
    发表于 10-21 11:19

    AD设计DDR3时等长设计技巧

    本文紧接着前一个文档《AD设计DDR3时等长设计技巧-数据线等长 》。本文着重讲解DDR地址线、控制信号线等长设计,因为地址线、控制信号线有分支,SOC有可能带有2片
    发表于 07-29 16:14 2次下载

    AD设计DDR3时等长设计技巧

    的讲解数据线等长设计。      在另一个文件《AD设计DDR3时等长设计技巧-地址线T型等长》中着重讲解使用AD设计DDR地址线走线T型走线等长处理的方法和技巧。
    发表于 07-28 16:33 4次下载

    【RK3568+PG2L50H开发板实验例程】FPGA部分 | DDR3 读写实验例程

    DDR3 模型,选择 MT41K256M16XX 为模板,并保持Timing parameters 和地址以及 Drive Options 和下图设置的一致。 ​ Step3 按照如下设置,勾选
    发表于 07-10 10:46

    在Vivado调用MIG产生DDR3的问题解析

    下面是调用的DDR3模块的,模块的倒数第二行是,模块的时钟输入,时钟源来自PLL产生的系统时钟的倍频。
    的头像 发表于 05-03 10:21 1217次阅读
    在Vivado调用MIG产生<b class='flag-5'>DDR3</b>的问题解析

    TPS51116 完整的DDRDDR2、DDR3DDR3L、LPDDR3DDR4 电源解决方案同步降压控制器数据手册

    TPS51116为 DDR/SSTL-2、DDR2/SSTL-18、DDR3/SSTL-15、DDR3L、LPDDR3
    的头像 发表于 04-29 16:38 915次阅读
    TPS51116 完整的<b class='flag-5'>DDR</b>、<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L、LPDDR<b class='flag-5'>3</b> 和 <b class='flag-5'>DDR</b>4 电源解决方案同步降压控制器数据手册

    DDR3 SDRAM配置教程

    DDR3 SDRAM(Double-Data-Rate ThreeSynchronous Dynamic Random Access Memory)是DDR SDRAM的第三代产品,相较于DDR2,
    的头像 发表于 04-10 09:42 3768次阅读
    <b class='flag-5'>DDR3</b> SDRAM配置教程

    灿芯半导体推出DDR3/4和LPDDR3/4 Combo IP

    灿芯半导体(上海)股份有限公司(灿芯股份,688691)宣布推出基于28HKD 0.9V/2.5V 平台的DDR3/4, LPDDR3/4 Combo IP。该IP具备广泛的协议兼容性,支持DDR3
    的头像 发表于 03-21 16:20 900次阅读

    DDR内存控制器的架构解析

    DDR内存控制器是一个高度集成的组件,支持多种DDR内存类型(DDR2、DDR3DDR3L、LPDDR2),并通过精心设计的架构来优化内存
    的头像 发表于 03-05 13:47 3275次阅读
    <b class='flag-5'>DDR</b>内存控制器的架构解析

    三大内存原厂或将于2025年停产DDR3/DDR4

    据报道,业内人士透露,全球三大DRAM内存制造商——三星电子、SK海力士和美光,有望在2025年内正式停产已有多年历史的DDR3DDR4两代内存。 随着技术的不断进步和消费级平台的更新换代
    的头像 发表于 02-19 11:11 3205次阅读

    调理电路的噪声余量计算如何计算

    调理电路的噪声余量计算 请问各位,在数据采集系统中,2Msps要达到12bit分辨率,选用14bit的ADC。前端调理电路的噪声理论余量如何计算。根据什么条件确定前端调理放大器的噪声指标。。。比如调理电路的总噪声不能够超过多少?该如何
    发表于 01-21 07:55

    UPS容量计算步骤和注意事项

    UPS(不间断电源)容量计算是一个复杂的过程,需要考虑多个因素,包括负载功率、备用时间、效率以及负载特性等。
    的头像 发表于 12-25 10:15 2626次阅读