便携式刺激内部—硬件软件接口

HSI 是一项关键功能，现在已受到 Accellera PSWG 的充分关注，但它的缺席导致公司需要在没有某种形式的这种功能的情况下采用 Portable Stimulus 工具的额外工作。

本博客系列坚持 Accellera Portable Stimulus 1.0 标准 (PSS) 中的内容，但在此特定博客中，我们会有所偏离。我们将讨论未纳入标准第一个版本的功能，即硬件软件接口 (HSI)。这是一项关键功能，现在已受到 Accellera 便携式刺激工作组 (PSWG) 的充分关注。它的缺席导致那些想要采用便携式刺激工具但没有某种形式的这种功能的公司需要额外的工作。

通过考虑测试可移植性，这个问题最容易理解。我们的意思是，从单一的测试意图描述出发，无需修改即可在各种执行引擎上执行该测试的能力。这些执行引擎包括在事务级别或寄存器传输级别 (RTL) 上运行的模拟器、仿真器、原型设计解决方案、虚拟平台和真实芯片。现在，考虑一个需要将数据放入某个寄存器或内存位置或检索该寄存器或内存的内容以确保测试正确运行的测试。

在模拟器上执行时，很容易使用后门访问机制，而且不会干扰被测设计 (DUT) 的任何方面。使用过通用验证方法 (UVM) 的人会熟悉寄存器抽象层 (RAL) 和后门内存访问的概念。当您从晶圆厂取回第一个芯片或尝试迁移测试以在模拟器上驱动完整的 SoC 时，快进到想要重新运行这些测试。使用 UVM，这通常涉及对测试工具的完全重写。

这通常不像听起来那么容易。考虑目标是模拟器的情况。您可能必须运行必要的总线周期才能访问内存，并且必须在不干扰与该访问无关的任何电路的情况下这样做。其中一些对用户来说可能并不明显。Portable Stimulus 的目的就是解决这个问题。然而，1.0 版本未能解决这个问题，将其留给读者作为练习。

虽然 PSS 基本上可以做 UVM 能够做的所有事情，但 PSS 有一个额外的操作模式。它可以生成在设计中包含的处理器上运行的测试，从而从内到外对其进行验证。如果您想在这些处理器上运行测试，您要么需要在处理器上运行某种形式的操作系统，这会为 RTL 测试产生非常大的窃听，要么您必须将其视为裸机处理器。验证团队最不想做的事情就是花费大量时间编写必要的软件来完成这项工作。HSI 是这个问题的干净解决方案。

HSI 提供了基本级别的类似 OS 的功能，允许将测试写入标准化 API，同时隐藏执行这些测试的机制。无论您是通过 UVM 序列访问块寄存器，还是该寄存器包含在嵌入式处理器或最终芯片中，它都能使看起来像 UVM 寄存器的访问相同。对于嵌入式处理器，它可以将寄存器内容传输到内存中可从外部访问的位置或通过 UART 提供该数据。对于真正的硅片，可以通过扫描链访问或修改寄存器。为每个目标执行此功能的机制与测试编写者相同。大多数情况下，这将作为交付工具的一部分提供。

硬件软件接口提供了基本级别的类似操作系统的功能，允许将测试写入标准化 API，同时隐藏执行这些测试的机制。

当然，该工具可以走得更远，就像一个成熟的操作系统，安排多个测试以及跨处理器线程的关键资源，以真正拧出一个 SoC。

虽然我不宜讨论有关与 PSWG 提出的解决方案的任何细节，但此功能已在我们的旧工具中使用多年，我们的客户完全了解此接口提供的功能。其他一些工具供应商也在他们的工具中运行了他们自己版本的此接口，但希望 Accellera 的努力将带来这些接口的统一。

如前所述，UVM 的用户将非常熟悉 RAL 的概念——这对于让 DUT 和测试台能够就寄存器内的位的通用布局达成一致是必要的。硬件/软件协同验证解决方案的用户也将熟悉定义内存映射的需要——同样，这样测试台和设计可以保持同步。Test Suite Synthesis 知道内存的位置、对该内存的任何限制以及处理器和外围设备如何访问内存。例如，它是小端还是大端，或者是否存在与某些地址范围相关的安全限制？

这是关于 PSWG 正在为 PSS 1.1 版本寻找的限制，并且不包含完整 HSI 所需的所有内容。但这是一个好的开始。真正了解问题空间并提供能够实施完整系统级验证方法的解决方案的工具提供商已经超越了这些基础，提供了包含完整裸机层的 HSI。

Breker、Vayavya、Agnisys 等公司一直在开发这些解决方案，并且知道如何使测试变得可移植。这些解决方案提高了基于 PSS 的测试综合的能力，并减少了用户为获得测试可移植性而付出的努力。虽然 PSS 降低了与每个供应商拥有自己的语言相关的风险，但它并没有消除每个供应商在生成的测试质量和用户生成这些测试所必须付出的努力方面的竞争能力。

审核编辑：刘清