2022 年 eFPGA 的 5 大预测

2022 年片上系统 (SoC) 对可重构性的需求将继续增加，同时开发 SoC 的成本迅速上升，尤其是在先进工艺节点上。随着价格上涨，SoC 供应商在其产品上产生大量收入的压力也在增加。如果可重构性允许 SoC 在更广泛的应用中使用，这可能是可能的。嵌入式 FPGA (eFPGA) 方法可以提供这种灵活性。

过去，eFPGA 通常不是芯片架构师为项目考虑的第一个知识产权 (IP)。毕竟，没有它设计的芯片已经有数十万甚至数百万。然而，这种心态一直在稳步改变，现在最重要的原因是因为客户要求更高。他们需要更高的性能和更低的功耗，与此同时，芯片开发的成本和设计周期持续飙升。这些不断变化的需求需要一个多变的解决方案。

由于 eFPGA 现在可以在多个供应商的许多工艺节点中使用，以下是我们对明年及以后 eFPGA 开发和用例的预期预测。

5G ASIC 引领 eFPGA 采用

5G，更具体地说，开放式 RAN，是 eFPGA 的完美应用。将 eFPGA 集成到 ASIC 中可以满足大规模 MIMO 和数据包处理所需的高计算需求。它可以做到这一点，同时保留 ASIC 的低功耗和重量优势，并能够定制硬件以支持 RU 和 DU 互操作性、区域、运营商或站点特定要求。

大型 FPGA 用户开发自己的 FPGA 平台

我们之前已经看到过这种情况。高通、苹果、博通、Marvell、微软都已获得 Arm 架构许可，以创建针对其需求的 Arm 实现，而这些实现是他们无法从 Arm 获得的。

同时，Apple、Amazon、Facebook、Microsoft 也将相同的概念应用于 ASIC 开发，因为它们需要同时控制其硬件和软件开发以及路线图。对于真正需要使用 eFPGA 来执行不断变化的工作负载以支持其产品和服务路线图的定制 FPGA 的大型 FPGA 用户来说，同样的过程也将发挥作用。

更多系统公司向 MCU/ASSP 供应商寻求 eFPGA

摩尔定律何时结束？谁知道？有许多非常聪明的物理学家和工艺工程师致力于解决这个问题。然而，对于一些人来说，由于成本和泄漏功率的原因，它最终以 55nm 或 40nm 结束。在最先进的节点上增加计算能力或在任何给定节点上挤压更多能力的常见选择是使用专门构建的加速器。

许多系统公司已经使用 FPGA 来提供额外的计算资源，从用于网络应用的高功率 Xilinx FPGA 到用于电池和物联网设备的 Renesas 或 Lattice 的小型低功率 FPGA。随着公司越来越依赖 FPGA 的灵活性，他们将寻求并要求在其 SoC、ASSP 或 MCU 上使用 eFPGA 功能。

FPGA 到 ASIC 的转换加速

在产品中继续使用昂贵的 FPGA 与承诺支付 ASIC 开发费用并通过降低 ASIC 芯片成本来收回成本之间一直是一场拉锯战。将 FPGA 转换为 ASIC 的缺点之一是，一旦 ASIC 完成，改变它的唯一方法就是再次重新流片。

eFPGA 改变了这个等式。保留设计关键部分的可重构性为可升级性、错误修复和延长芯片使用寿命的新功能提供了途径。更长的使用寿命等于更高的产量，这等于转换为 ASIC 的成本合理性。最终结果是更低的芯片成本和更高的系统利润。

安全性将受益于 eFPGA 可重构性

安全性涵盖了广泛的用例，包括信任根、加密、侧通道攻击保护和设计混淆。针对嵌入式系统的威胁不断增加，变得更加复杂且不断变化。安全解决方案也需要随着时间的推移而改变。

有据可查的是，量子计算机能够在数小时内破解当今芯片中硬连线的加密算法只是时间问题。能够更新已部署系统中的安全电路以领先于黑客，这对公司来说具有巨大的价值。更聪明的解决方案还可以利用在原位动态重新配置 eFPGA 的时间方面。随着 eFPGA 的广泛应用，安全架构师可以利用流片后的动态重新配置电路，提出独特而新颖的安全解决方案。

这些只是我们在未来一年看到的对 eFPGA 的一些预测。长期以来被认为是芯片设计的圣杯，eFPGA终于进入了主流，并将在芯片的未来发展中发挥重要作用。观看会很有趣。

审核编辑 黄昊宇