0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

TiN硬掩模湿法去除工艺的介绍

华林科纳半导体设备制造 来源:华林科纳半导体设备制造 作者:华林科纳半导体设 2022-06-15 16:28 次阅读

介绍

TiN硬掩模(TiN-HM)集成方案已广泛用于BEOL图案化,以避免等离子体灰化过程中的超低k (ULK)损伤。随着技术节点的进步,新的集成方案必须被用于利用193 nm浸没光刻来图案化80 nm间距以下的特征。特别是,为了确保自对准通孔(SAV)集成,需要更厚的TiN-HM,以解决由光刻-蚀刻-光刻-蚀刻(LELE)未对准引起的通孔-金属产量不足和TDDB问题。由于结构的高纵横比,如果不去除厚的TiN,则Cu填充工艺明显更加困难。此外,使用TiN硬掩模时,在线蚀刻和金属沉积之间可能会形成时间相关的晶体生长(TiCOF)残留物,这也会阻碍铜填充。在线蚀刻之后的蚀刻后处理是该问题的一个解决方案,但是N2等离子体不足以有效地完全抑制残留物,并且中提出的CH4处理可能难以对14 nm节点实施,因此有效的湿法剥离和清洁提供了更好的解决方案。

我们华林科纳开发了利用无铜暴露的SiCN保留方案去除厚TiN-HM的方法,并显示出良好的电气和可靠性性能,但仍有降低工业挑战成本的空间。在本文中,我们通过使用一体化湿法方案图1作为解决这些问题的替代方法,展示了厚锡-HM去除工艺,重点关注实现大规模生产的以下标准(如表1所示)。

结果和讨论

首先,为了达到目标值(> 200/min),研究了每种产品的锡蚀刻速率的温度依赖性。图2显示了锡蚀刻速率和从每个斜率计算的活化能(Ea)的结果。发现产品A和B分别需要超过55℃和65℃才能达到目标。活化能Ea(A)和Ea(B)分别表现出0.81eV (= 78.2 kJ/mol)和0.68eV (= 65.6 kJ/mol),对于10 C,锡蚀刻速率上升约2.4和2.0倍一般情况下,温度从50°C上升到60°C。由于两种产品的活化能相似,这无法解释观察到的蚀刻速率差异。应该考虑其他参数,例如反应物和副产物的浓度、静电效应和在锡表面的吸附/解吸机制。

随后,研究了作为温度函数的TEOS和铜蚀刻速率,以确认蚀刻选择性,如图3所示。对目标内的TEOS或铜蚀刻速率没有影响(< 2ω/min)。图4示出了在晶片处理后没有化学回收的情况下,锡和铜的蚀刻速率作为浴寿命的函数(仅混合槽再循环回路)。产品A和B都没有显示出蚀刻速率随浴寿命的显著变化,这表明了良好的热稳定性。

决定TiN-HM去除率的因素包括TiN薄膜性质(特别是Ti:N:O比率)、可用氧化剂、与其他配方成分(腐蚀抑制剂、蚀刻剂等)的相互作用、温度和pH值。TiN的溶解需要氧化剂将Ti3+转化为Ti4+以及Ti4+络合剂来克服表面氧化物/氮氧化物钝化膜[7]。本研究中考虑的两种配方都利用碱性pH值和添加氧化剂H2O2来驱动TiN-HM溶解反应,此处显示了其中的一个示例:

ti3 ++ 3/2h2o 2+4oh-[TiO 2(OH)3]-+2 H2O(1)

对于产品A,氧化剂以高比例(9:1)加入,这提供了过量的过氧化氢,有助于保持Ti4+以络合物如[Ti(O2)(OH)3]形式的溶解度。为了在具有高H2O2浓度的混合物中保持高的锡蚀刻速率和TEOS/铜相容性,配方的pH值必须在整个浴寿命中保持相对稳定,并且保护金属和电介质表面的抗氧化组分是必不可少的。产品A就是这样设计的。蚀刻剂是同类中最热稳定抗氧化的,在特殊添加剂中,一种通过电子耗尽结构防止氧化,而另一种通过最可能的氧化分解机理中活化络合物的应变构象保护。

最后,通过使用在最小成本条件下加工的产品A,在14 nm节点BEOL图案化晶片上证实了TiCOF晶体去除和Cu线填充效率。如图5所示,在50℃和55℃下观察到非常好的TiCOF晶体生长去除效率(100%)。此外,图6示出了通过锡去除工艺实现了优异的Cu线填充,并且可以实现优化的工艺(条件2)以完全防止在金属化步骤期间形成Cu空洞。

结论

针对14 nm BEOL技术节点开发了具有蚀刻后残留物清洗的厚TiN-HM湿法去除工艺,该工艺能够同时进行通孔/沟槽轮廓控制和通孔底部的铜聚合物去除,以改善铜填充。最佳候选产品能够实现工业化目标(高锡蚀刻速率、对金属和电介质的高选择性、高温下24小时的浴寿命)。除了优异的Cu线填充之外,通过使用14nm节点BEOL图案化结构,还实现了TiCOF晶体生长去除效率而没有CD损失。

pYYBAGKpmCCAJtXFAAB2vVppZPI966.jpg

poYBAGKpmCCAXS8mAABIbwvJLFQ311.jpg

审核编辑:符乾江

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 传感器
    +关注

    关注

    2525

    文章

    48137

    浏览量

    740278
  • 半导体
    +关注

    关注

    328

    文章

    24548

    浏览量

    202366
收藏 人收藏

    评论

    相关推荐

    半导体清洗工艺介绍

    根据清洗介质的不同,目前半导体清洗技术主要分为湿法清洗和干法清洗两种工艺路线
    的头像 发表于 01-12 23:14 1178次阅读
    半导体清洗<b class='flag-5'>工艺</b><b class='flag-5'>介绍</b>

    智程半导体完成股权融资,专注半导体湿法工艺设备研发

    智程半导体自2009年起致力于半导体湿法工艺设备研究、生产与销售事业,10余载研发历程,使得其已成为全球顶尖的半导体湿法设备供应商。业务范围包括清洗、去胶、湿法刻蚀、电镀、涂胶显影、金
    的头像 发表于 01-12 14:55 793次阅读

    龙图光罩:致力于高端半导体掩模版国产化的先锋

    2020年-2023年上半年,应用于功率半导体领域的掩模版是龙图光罩最主要的收入来源,且营收和营收占比呈现逐年递增的趋势。龙图光罩指出,在功率半导体掩模版领域,公司的工艺节点已覆盖全球功率半导体主流制程的需求。
    的头像 发表于 01-12 10:18 386次阅读
    龙图光罩:致力于高端半导体<b class='flag-5'>掩模</b>版国产化的先锋

    至纯科技:下半年订单飙升,湿法设备市场领跑

    至纯科技旗下的至微科技是国内湿法设备市场主流供应商之一,在28纳米节点实现了全覆盖,全工艺机台亦均有订单。在更为尖端的制程中,至微科技已有部分工艺获得订单。
    的头像 发表于 01-12 09:29 277次阅读

    一种锂电池内水去除工艺方法

    一种锂电池内水去除工艺方法
    的头像 发表于 01-04 10:23 202次阅读
    一种锂电池内水<b class='flag-5'>去除</b><b class='flag-5'>工艺</b>方法

    什么是掩模版?掩模版(光罩MASK)—半导体芯片的母板设计

    掩模版(Photomask)又称光罩、光掩模、光刻掩模版、掩膜版、掩膜板等,是光刻工艺中关键部件之一,是下游行业产品制造过程中的图形“底片”转移用的高精密工具
    的头像 发表于 12-25 11:41 1w次阅读
    什么是<b class='flag-5'>掩模</b>版?<b class='flag-5'>掩模</b>版(光罩MASK)—半导体芯片的母板设计

    湿法刻蚀液的种类与用途有哪些呢?湿法刻蚀用在哪些芯片制程中?

    湿法刻蚀由于成本低、操作简单和一些特殊应用,所以它依旧普遍。
    的头像 发表于 11-27 10:20 628次阅读
    <b class='flag-5'>湿法</b>刻蚀液的种类与用途有哪些呢?<b class='flag-5'>湿法</b>刻蚀用在哪些芯片制程中?

    一种简易去除PCBA板工艺边工装的设计原理

    去除PCBA板工艺边的方法大致可以分为三大类:V-cut分板机、铣割分板机和手动去工艺边。如单纯以品质观点来看,铣割分板机(又称铣刀式分板机,曲线分板机)效果,克服了V-cut分板机只能直线分割的局限性,主要利用铣刀高速运转将多
    发表于 11-16 17:21 233次阅读
    一种简易<b class='flag-5'>去除</b>PCBA板<b class='flag-5'>工艺</b>边工装的设计原理

    脊型GaAs基LD激光芯片工艺过程简述

    但是里面也有几个关键的工艺参数需要控制的。同样Etch GaAs也可以用ICP干法刻蚀的工艺,比湿法工艺效果要好些,侧壁也垂直很多。
    的头像 发表于 11-14 09:31 498次阅读

    光刻可制造性检查如何检测掩模版质量

    随着工艺节点不断变小,掩模版制造难度日益增加,耗费的资金成本从数十万到上亿,呈指数级增长,同时生产掩模版的时间成本也大幅增加。如果不能在制造掩模版前就保证其设计有足够高的品质,重新优化
    发表于 11-02 14:25 373次阅读
    光刻可制造性检查如何检测<b class='flag-5'>掩模</b>版质量

    半导体工艺里的湿法化学腐蚀

    湿法腐蚀在半导体工艺里面占有很重要的一块。不懂化学的芯片工程师是做不好芯片工艺的。
    的头像 发表于 08-30 10:09 1992次阅读
    半导体<b class='flag-5'>工艺</b>里的<b class='flag-5'>湿法</b>化学腐蚀

    考虑光刻中厚掩模效应的边界层模型

    短波长透明光学元件的缺乏限制了深紫外光刻中的可用波长,而晶片上所需的最小特征继续向更深的亚波长尺度收缩。这对用入射场代替掩模开口上的场的基尔霍夫边界条件造成了严重的限制,因为这种近似无法考虑光刻图像
    的头像 发表于 08-25 17:21 311次阅读
    考虑光刻中厚<b class='flag-5'>掩模</b>效应的边界层模型

    可持续湿法工艺解决方案

    来源:《半导体芯科技》杂志 绿色目标。黄色解决方案。 凭借二十年在批量喷涂及其硬件方面的经验,Siconnex已成长为可持续湿法工艺设备的领先供应商。可持续发展和环境健康是我们的基因
    的头像 发表于 08-18 17:56 348次阅读
    可持续<b class='flag-5'>湿法</b><b class='flag-5'>工艺</b>解决方案

    半导体图案化工艺流程之刻蚀(一)

    图案化工艺包括曝光(Exposure)、显影(Develope)、刻蚀(Etching)和离子注入等流程。其中,刻蚀工艺是光刻(Photo)工艺的下一步,用于去除光刻胶(Photo R
    的头像 发表于 06-26 09:20 947次阅读
    半导体图案化<b class='flag-5'>工艺</b>流程之刻蚀(一)

    一文解析EUV掩模版缺陷分类、检测、补偿

    光刻机需要采用全反射光学元件,掩模需要采用反射式结构。 这些需求带来的是EUV光刻和掩模制造领域的颠覆性技术。EUV光刻掩模的制造面临着许多挑战,包括掩模基底的低热膨胀材料的开发
    发表于 06-07 10:45 1181次阅读
    一文解析EUV<b class='flag-5'>掩模</b>版缺陷分类、检测、补偿