硬件原理图设计基本原则

硬件原理图设计还应该遵守一些基本原则，这些基本原则要贯彻到整个设计过程，虽然成功的参考设计中也体现了这些原则，但因为我们可能是“拼”出来的原理图，所以我们还是要随时根据这些原则来设计审查我们的原理图，这些原则包括：

A、数字电源和模拟电源分割；

B、数字地和模拟地分割，单点接地，数字地可以直接接机壳地（大地），

机壳必须接大地；

C、保证系统各模块资源不能冲突，例如：同一I2C总线上的设备地址

不能相同，等等；

D、阅读系统中所有芯片的手册（一般是设计参考手册），看它们的未用

输入管脚是否需要做外部处理，如果需要一定要做相应处理，否则可能引起

芯片内部振荡，导致芯片不能正常工作；

E、在不增加硬件设计难度的情况下尽量保证软件开发方便，或者以小的

硬件设计难度来换取更多方便、可靠、高效的软件设计，这点需要硬件设计

人员懂得底层软件开发调试，要求较高；

F、功耗问题；

G、产品散热问题，可以在功耗和发热较大的芯片增加散热片或风扇，产

品机箱也要考虑这个问题，不能把机箱做成保温盒，电路板对“温室”是感

冒的；还要考虑产品的安放位置，最好是放在空间比较大，空气流动畅通的

位置，有利于热量散发出去；等等

硬件设计审查的目的就是发现问题，比如说：

1、材料选用问题

2、元器件选用问题

3、单元电路设计问题

4、可测试性设计问题

5、PCB布局布线问题

6、EMC设计问题

7、安规设计问题

8、可生产性设计问题

9、可维护性设计问题、

硬件设计输入有：

1、总体设计方案

2、详细设计报告

3、单板电路原理图

4、单板逻辑软件源代码

5、单板PCB图

6、单板BOM清单

7、制成板或成品板

此外还有审查标准：

·物料优选清单及CheckList

1、单元电路审查指导书及CheckList

2、时序审查指导书及CheckList

3、可测试性设计指导书及CheckList

4、工艺设计指导书及CheckList

5、可维护性设计指导书及CheckList

6、热设计指导书及CheckList

7、降额设计指导书及CheckList

8、EMC设计指导书及CheckLi st

9、安规设计指导书及CheckList

10、PCB设计指导书及CheckList

优选物料特点：

1、已在大量产品上使用并且没有问题

2、符合安规设计要求

3、符合EMC设计要求

4、符合热设计要求

5、符合可测试性要求

6、符合可生产性要求

7、符合采购及商务要求

单元电路审查：单元电路审查主要包括1.分立元器件审查

1.分立元器件审查

2.逻辑电路审查

3.复位及看门狗电路审查

4.接口电路审查

5.数字电路审查（通用）

分立元器件使用审查

电阻：阻值选择、耐压、功耗、降额

电容：种类、耐压、使用温度、降额

电感：电流、降额

二极管：反向耐压、电流

三极管：耐压、功耗

MOS管：耐压、散热

LDO:电压跌落、耐压、散热

逻辑电路审查：

电平是否匹配

是否选择高速电路

线与逻辑是否为OC门

输出驱动是否合适

是否回产生竞争冒险

复位及看门狗电路审查：

看门狗不允许被软件关闭

脉冲宽度是否满足复位要求

复位门限电压是否选择恰当

复位电路是否带有较大电容负载

接口电路审查：

对共模电压是否有足够保护

对ESD是否有足够保护

是否满足热插拔要求

是否满足输入、输出阻抗要求

背板总线接口是否选用支持热插拔芯片

数字电路审查：

是否采用了公司成熟电路设计

是否选用速度相对较低的器件

配置引脚是否采用了电阻配置

未使用的引脚是否已经做恰当处理

JTAG引脚是否已做恰当处理

厂家测试用引脚是否已经做正确处理

单元电路时序审查

单板内IC间时序接口审查

单板间时序接口审查

计数器复位及计数时序审查

时钟网络对时序影响分析

网络拓扑结构及延时对时序影响分析

CPLD电路审查

逻辑是否有不确定初始态

是否存在竞争冒险现象

是否采用同步设计

是否满足建立保持时间要求

未使用脚是否做恰当处理

可测试性设计审查

是否有测试接口

测试接口是否标准

是否提供版本硬件设置

是否提供方便的业务环回

是否通过重要信号测试

接插件位置、间距和成熟单板一致

模拟电路提供自环回测试

EMC设计审查

电源是否有过流过压保护

电源是否采用EMI滤波

电源能否抗DIP测试

时钟是否匹配处理

时钟网络分配是否合理

接口是否采用有效保护措施

关键信号环路是否最小

ESD敏感电路是否远离外部放电点

审核编辑 ：李倩